soc低功耗物理设计中电源网络分析与分析

soc低功耗物理设计中电源网络分析与分析

ID:34584649

大小:19.56 MB

页数:43页

时间:2019-03-08

soc低功耗物理设计中电源网络分析与分析_第1页
soc低功耗物理设计中电源网络分析与分析_第2页
soc低功耗物理设计中电源网络分析与分析_第3页
soc低功耗物理设计中电源网络分析与分析_第4页
soc低功耗物理设计中电源网络分析与分析_第5页
资源描述:

《soc低功耗物理设计中电源网络分析与分析》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、硕士论文soc低功耗物理设计中电源网络分析I绪论I.I本课题的研究背景和意义半个多世纪以来,半导体技术的发展为电子科学与技术的发展提供了巨大动力,并影响人类生活的各个方面。尤其自1958年德州仪器制造出第一块集成电路芯片以来,集成电路产业一直按照摩尔定律保持着惊人的速度在增长【2】。微控制器、高速信号处理器(DSP)、可编程逻辑器件(FPGA)、处理器(CPU)等集成电路产品的发明为工业自动化、移动通信的发展提供了有力的基础。集成电路发明以来,他以低成本、体积小、可靠性高等一系列优点,得到广泛的应用。就VLSI(VeryLargeScaleIntegration)发展而言,加工工艺的尺寸不

2、断缩小,从亚微米到深亚微米,并向着纳米器件发展;芯片面积不断增加,芯片上集成的元器件越来越多;同时频率越来越高。因此,高性能集成电路芯片的共同特点是具有高集成度和高时钟频率,这种芯片的功耗和温度随时钟频率的增加而增加。近三十年以来,尤其近十年来,集成电路技术迅猛发展,最突出表现是晶体管特征尺寸的不断缩小。目前集成电路的发展还是按照摩尔定律即集成电路的规模每三年翻两番的速度不断扩大【l】,体现在集成度上则为动态随机存储器(DRAM)的集成度每十八个月翻一番,微处理器的时钟频率每年加快30%12】。以Intel为例,1969年推出的首款4位处理器4004只有2300只晶体管,时钟频率为104k

3、HZ,1998年其推出的奔腾II32位处理器则有750万只晶体管,时钟频率达到了400MHZ,提高了4000多倍【3】;而目前普遍使用的酷睿系列处理器则采用32nm的工艺,达到了3.82亿的晶体管数量,速度更是达到3G以上【3】o随着工艺水平的不断提高,使得单--SOC芯片实现更多功能和更高性能成为可能。随着通讯市场迅速膨胀,对于高性能,多功能,便携式的电子设备的需求越来越大,单一芯片集成整个系统功能的“片上系统(SOC:Systemonchip)”应运而生【4J。SOC的发明大大提高了单个芯片的性能,增大了单芯片尺寸,降低了系统成本,使得硅片得以进一步释放。片内系统soc#艮快成为了工业

4、界和学术界的研究热点。20世纪90年代设计的一些顶级的高性能微处理器芯片(如IntelPentium、DECAlpha和PowerPC)都是SOC芯片。它们工作频率往往在100,-~300MHZ,功耗为20~50W。而现在微处理器的工作频率都在1GHZ以上,功耗也达到了IOOW,从而导致封装、散热装置等费用增加,并已达到封装技术所能处理的极限。功耗问题将成为集成电路发展的一个最大障碍【5】。随着工艺水平的提高,传统的IC设计方法学在实现片上系统应用时,将会面临着设计、验证复杂度及功耗等许多难以解决的问题。CMOS工艺之所以能够战胜BipolarI艺的原因,是在于CMOS工艺的功耗非常低,能

5、够方便实现更高规模的集成。当SOC设计成为集成电路11绪论硕士论文发展的趋势以后,芯片功耗的迅速增加将带来许多不利,并引起一系列的问题,比如封装、散热、成本和可靠性【6J。由于在工艺尺寸不断减小的同时,CMOS器件的参数并不能理想地按比例缩小,考虑到互连线材料和芯片封装工艺的影响【61,功耗管理以及低功耗设计也面临着许多严峻的考验【7】,CMOST艺遇到了其他工艺发展中都面临的同样困难,低功耗SOC设计的挑战【8J将成为集成电路发展的一个障碍。为了满足市场需求,芯片设计者以及各类型的芯片设计厂商不得不寻求一套快速可靠的设计流程以便在设计的各个阶段来降低芯片功耗。而且高功耗带来的电源网络的可

6、靠性研究也越来越受到重视。未来世界将进入移动互联时代,在新的时代里手持式电子消费产品的市场需求在迅速扩大,但电池技术相对落后,发展非常缓慢,这更加激励集成电路设计人员在功耗领域有所建树。事实是电池容量的发展速度也远远落后芯片功耗的增长,芯片设计的功耗是指数形式的增长模式【9】。而且移动互联设备的发展也需要集成电路的芯片功耗越来越低,使设备能够具备更长的工作时间,需要芯片电源网络可靠性越来越好。从设计实现的角度来看功耗过大会产生大量的能量散发出来,使器件的温度升高,电源网络的串扰延时越大,就会影响电路的可靠性。影响线路的延迟会引起建立保持时间的违例,使得芯片功能无法实现。而且散热过大,可能就

7、需要新的封装技术,使用LTCC的陶瓷封装,陶瓷封装的成本比塑料封装贵很多,也不利于成本的控制。综上所述,低功耗是SOC发展的考量要点,如何降低功耗是集成电路设计者的巨大挑战。集成电路发展的Nsoc级之后,高功耗造成的电源网络完整性分析成为必要环节。本文是从物理设计角度进行低功耗电源网络及其性能研究。1.2国内外研究现状SOC芯片中的功耗分为静态功耗和动态功耗两大类。在学术上人们对于功耗的研究主要集中在动态功耗方面。对于集

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。