基于sata接口高速电子存储阵列的设计与实现

基于sata接口高速电子存储阵列的设计与实现

ID:34550528

大小:2.46 MB

页数:96页

时间:2019-03-07

基于sata接口高速电子存储阵列的设计与实现_第1页
基于sata接口高速电子存储阵列的设计与实现_第2页
基于sata接口高速电子存储阵列的设计与实现_第3页
基于sata接口高速电子存储阵列的设计与实现_第4页
基于sata接口高速电子存储阵列的设计与实现_第5页
资源描述:

《基于sata接口高速电子存储阵列的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于SATA接口高速电子存储阵列的设计与实现作者姓名孟琪导师姓名、职称李鹏教授一级学科电子科学与技术二级学科信息对抗申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1202121173分类TN82号TP36密级公开西安电子科技大学硕士学位论文基于SATA接口高速电子存储阵列的设计与实现作者姓名:孟琪一级学科:电子科学与技术二级学科:信息对抗学位类别:工学硕士指导教师姓名、职称:李鹏教授提交日期:2014年12月DesignandImplementationofHigh-speedElectronicStorageArrayBasedonSATAInterfaceAt

2、hesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByMengQiSupervisor:Prof.LiPengDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西

3、安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文在年解密后适

4、用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着科学信息产业的发展,对高速射频信号记录的精度要求不断提高,使得信号采集的持续时间增长,采样频率增大。为了使采集的信号可以实时无损的记录下来,研制一种高速大容量的存储设备变得十分必要。为了更好的适应外场测试环境,存储设备不仅要具有高速、海量的特点,同时还应具有脱机运行、便于携带的特点。本文为了解决对高速射频信号存储能力的要求,分析各项具体需求,对存储技术进行深入研究,给出了高速存储阵列的系统架构并在科研项目中予以应用。本存储系统集成在一片Virtex-5系列FPGA中,以其内嵌的硬核PowerPC440作为存储阵列的控制核心,以EDK作为

5、系统的开发环境,以8块SATA接口的固态硬盘作为存储介质,通过例化多个并行的SATA控制器,实现了组成形式为RAID0的硬盘阵列存储。论文主要工作如下:1.分析研究SATA2.0协议,并在此基础上,将SATA控制器的物理层、链路层、传输层以及总线接口例化为用户IP核。以FPGA作为开发平台,以PowerPC440作为处理器,利用EDK,开发基于嵌入式SATA控制器的存储系统。利用C语言对PPC440处理器编程,不仅实现了SATA协议的命令传输协议同时也实现了对数据存储的控制。并对单SATA控制器的嵌入式存储系统进行读写性能测试,错误个数为0,写速率约为210MB/s,读速率约为275MB/s

6、。2.针对项目的存储需求,在基于单SATA控制器的嵌入式存储系统的基础上,本文提出了高速电子存储阵列架构。本系统在单片FPGA上通过例化8个相同的SATA控制器挂载到系统总线上,并行工作,完成了RAID0级别的硬盘阵列。为了解决采集速率与数据存储速率不匹配的问题,本文设计了高速缓存单元,利用多片DDR2组成缓存阵列交替工作,并利用MPMC对DDR2进行直接的数据读写,将控制信息与数据进行分开传输。为了进一步提高存储带宽,采用了流水线方式的数据分配策略,并设计了数据分配模块对数据进行分配。3.设计了基于PPC440控制的高速缓冲读写控制逻辑。系统工作流程为:写数据时,AD采集的数据通过GTX输

7、入,经过数据分配模块写入多片DDR2,SATA控制器组在PPC440的控制下直接读取DDR2,将数据写入硬盘阵列;回读数据时,SATA控制器组在PPC440的控制下,从硬盘阵列读取数据,通过数据分配模块进行数据的拼接,写入DDR2,并通过GTX上传到上位机。I西安电子科技大学硕士学位论文4.设计了自定义文件系统,实现了对硬盘阵列数据的管理。文件系统采用连续存储的方式,分为引导扇区、文件目录以及数据块,并定义了

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。