fpga与pc间基于pcie和千兆以太网的通信设计

fpga与pc间基于pcie和千兆以太网的通信设计

ID:34548864

大小:3.05 MB

页数:87页

时间:2019-03-07

fpga与pc间基于pcie和千兆以太网的通信设计_第1页
fpga与pc间基于pcie和千兆以太网的通信设计_第2页
fpga与pc间基于pcie和千兆以太网的通信设计_第3页
fpga与pc间基于pcie和千兆以太网的通信设计_第4页
fpga与pc间基于pcie和千兆以太网的通信设计_第5页
资源描述:

《fpga与pc间基于pcie和千兆以太网的通信设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、FPGA与PC间基于PCIe和千兆以太网的通信设计作者姓名温春江导师姓名、职称唐禹副教授一级学科信息与通信工程二级学科信号与信息处理申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1202121122分类TN82号TN91密级公开西安电子科技大学硕士学位论文FPGA与PC间基于PCIe和千兆以太网的通信设计作者姓名:温春江一级学科:信息与通信工程二级学科:信号与信息处理学位类别:工学硕士指导教师姓名、职称:唐禹副教授提交日期:2014年12月DesignofTransmissio

2、nBetweenFPGAandPCBasedonPCIeandGigabitEthernetAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinInformationandCommunicationEngineeringByWenchunjiangSupervisor:Prof.TangyuDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的

3、学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研

4、究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着系统性能、功能和带宽的提高,高速数据采集与记录以及其他数据处理的数据吞吐量都日益增长。因此通过研究发展新的高速接口技术来解决带宽限制和高速传输这些关键问题

5、是一种必然趋势和迫切的需求。FPGA已发展成为实现数字系统的主流平台之一,广泛应用于信号处理及通信等各个领域。FPGA在信号处理时可并行运行,处理速度快,但不适合实现高精度复杂的运算处理。而PC计算机具备相当强大的计算和数据处理能力,所以通常情况下会将需要进行高精度复杂的计算交由计算机负责处理。这就涉及到FPGA与PC间进行大量数据的传输问题,因此构建PC机与FPGA的高速数据传输系统成为当前的研究趋势。本文根据当前研究趋势和实际科研项目要求,对PCIe和千兆以太网进行了深入研究,并设计了PCIeDMA数

6、据传输系统和千兆以太网数据传输系统来实现FPGA与PC机之间的数据通信。本文的具体工作如下:1.深入研究PCIe和千兆以太网,了解PCIe和千兆以太网的技术优势,具体分析PCIe和千兆以太网的传输协议,详细说明PCIeTLP数据包格式和以太网标准数据帧格式。2.完成PCIeDMA数据传输系统设计。设计方案主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCIeIPCore完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义

7、了相应模块的接口,并分析了数据传输的时序。PC端采用WinDriver进行PCIe的驱动开发,并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCore,设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口,并分析了数据传输经过LocalLink接口和Client用户接口上的传输时

8、序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计,实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.PCIeDMA数据传输系统和千兆以太网数据传输系统在XilinxML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果,验证这两个系统的可用性和稳定性,最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。I西安电子科技大学硕士学位论文本文设计的PCIeDMA数据传输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。