实验1 应用quartusii完成基本组合电路设计new

《实验1 应用quartusii完成基本组合电路设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验1应用QuartusII完成基本组合电路设计一、实验目的：熟悉QuartusⅡ的Verilog文本设计流程全过程，学习简单组合电路的设计、仿真和硬件测试。二、实验内容1：首先利用QuartusⅡ完成2选1多路选择器（课本例3-3）的文本编辑输入(mux21a.v)和仿真测试等步骤，给出图1所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。图1mux21a功能时序波形modulemux21a(a,b,s,y);inputa,b,s;outputy;assigny=(s?a:b);endmodule2、将此多路选择器看成是一个元件mux21a，利用元件例化语

2、句描述图2（或书93页图3-29），并将此文件放在同一目录中。图2含2选1多路选择器的模块modulemuxk(a1,a2,a3,s0,s1,outy);inputa1,a2,a3;inputs0,s1;outputouty;wiretmp;mux21au1(.a(a2),.b(a3),.s(s0),.y(tmp));mux21au2(.a(a1),.b(tmp),.s(s1),.y(outy));endmodule按步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。3、引脚锁定以及硬件下载测试：选择目标器件是EP1C6，建议选实验电路模式5（附录文件：GW4

3、8EDA-SOPC主系统使用说明中图7）。用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。如下图所示。mux21a实验的引脚约束和下载Muxk实验的引脚约束三、实验报告：根据以上的实验内

4、容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、RTL图、仿真波形图及其分析报告。