应用于同步加速器时序控制的片上可编程系统的设计new

《应用于同步加速器时序控制的片上可编程系统的设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

万方数据第32卷第lO期2009年10月核技术NUCLEARTECHNIQUESV01．32．No．10October2009应用于同步加速器时序控制的片上可编程系统的设计林飞宇1’2乔卫民1王彦瑜1郭玉辉11(中国科学院近代物理研究所兰州730000)2(中国科学院研究生院北京100049)摘要同步加速器对控制信号的时间约束要求非常严格，时序控制是加速器控制系统中十分重要的环节。在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中，时序控制主要采用FPGA+ARM+Iinux+DSP的体系结构。本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计，可将目前ARM+LINUX的工作完全集成在FPGA内实现，省去专用ARM芯片。其最高工作频率可达185MHz，硬件资源消耗不到4％。片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景。关键词同步加速器，时序控制，FPGA，uClinux，SOPC中图分类号TP273HIRFL-CSR(HeavyIonResearchFacilityatLanzhou．CoolingStorageRing)是国家“九五”大科学工程。HIRFL-CSR装置由注入器、束运线、主环(CSRm)、实验环(CSRe)及连接主环与实验环的次级放射性束流线(RIBLL2)等部分组成，总长约500in。是一个集加速、累积、冷却、储存、内，夕}、靶实验及高分辨粒子探测装置于一体的大型实验装置，其系统结构见图IoHlRFL-CSR的控制系统复杂且庞大，其中时序控制是很关键的部分。目前，时序控制大都采用FPGA+ARM+Linux+DSP的体系结构。ARM+Linux主要负责与前端服务器的数据和参数的交换，FPGA和DSP主要负责桥接以及具体控制操作。Altera公司的Nios．II处理器技术给我们提供了在FPGA内部实现片上可编程系统SOPC(SystemOnaProgrammableChip)的便利。SOPC是一种特殊的可编程嵌入式系统，它既是片上系统(soc)，由芯片完成整个系统的主要逻辑功能；又是可编程系统，设计方式灵活，可裁减、扩充、升级，能大幅提高系统的稳定性和灵活性，缩短开发周期。本文基于Altera公司的Nios-II可配置软核和uClinux操作系统，成功地在FPGA内部实现了片上可编程系统，该系统的硬件处理器系统和操作系统都可裁剪、可重配置，可完全代替目前ARM+Linux的工作，PCB硬件设计复杂度小，时序控制模块稳定性提高。图1HIRFL-CSR布局图Fig．1TopologyoftheHIRFL-CSRsystem．1CSR典型的时序控制结构FPGA+ARM+Iinux+DSP的体系结构的控制模块是HIRFI_正SR控制系统采用较多的结构之一。如束流踢轨系统(Kicker)11．21即采用这种结构。束流国家‘．九五”大科学工程——兰州重离子加速器冷却储存环(髓tFI，CSR)项目资助第一作者：林飞字，男。1982年出生。博士研究生，从事数字信号处理及加速器自动控制系统的研究与研制工作收稿日期：2009-07-08，修回日期：2009-09-17 万方数据核技术第32卷踢轨系统要求引出不同能量的束流，且CSRm的Kicker与CSRe的Kicker间的触发时间差(对应束流从CSRm传输到CSRe的飞行时间)和相位(不同频率的高频信号)触发点可调。该束流踢轨系统的ARM7+DSP用来接收事例和产生充放电时序信号，另一组ARM7+DSP+FPGA模块来完成改变CSRm-CSRe间时间差的任务。ARM7板负责网络通讯，它通过mini背板对DSP板有关参数进行加载与修改；DSP板连接高频信号和接收来自同步运行服务器发来的事例号。我们通过片上可编程系统(SOPC)技术，可在FPGA内嵌入uClinux操作系统，代替ARM芯片，可将两个电路板由一个电路板代替(图2)，从而降低成本、提高系统稳定性。2SOPC系统硬件系统设计该片上可编程系统的硬件系统是Nios．II处理器系统‘31。该系统由Nios—II处理器、Avalon总线和JTAG外围设备(存储、接口及功能模块)构成。其硬件框图如图3所示。g吾．_‘暑暑量U5吾兰妄基8；uClinuxJFPGA》DSPy。———1i]■嗣—r—～净二=⋯～Improvem．ent．．．．．。．．．．．图2时序控制结构改进Fig．2Improvementoftimingcontrolarchitecture．口Nios-I!core卜+叫uAnT卜·一RS2320．-I‘．．．-Jt产nJ．：．．～L—L叫LcDTimer芒’r上蠢—Bu⋯．岫¨tcSDR^M吾S。D。R。A。叫M卜●·■—●星●■+General—purpo：；cI／O●contro¨er墨IRAMl善-tEthcmctMAC／PHY。三●●·●■Ethernetinterl_llee_lmcmoryr'Tristatebridgebus■●—’至譬．们—us。cri呲ntcrfa，cc_叫U”rinterfaceI㈨npactk●CFcardcontroller·■—●IflashlFPGA2．1CPU设计图3Nios—II处理器系统Fig．3Nios-Ⅱprocessorsystem．HIRFL-CSR时序控制经常需快速计算延迟时间等，这部分工作主要由运算能力强大的DSP完成。因此，我们设计的CPU侧重点不在复杂的算术运算能力，而在较强、较多的外围设备的接口和控制等。HIRFL-CSR时序控制有主动和被动两种方式，主动式由上～级服务器传输命令给本地控制器，执行相关控制动作；被动式是本地控制器根据特定节点的控制要求，由本地程序自主监控节点，将节点结果状态等信息传送至中央控制室。这两种方式都要求该CPU具有响应中断的能力。HIRFI．,-CSR在辐射、强电磁干扰等恶劣环境下，有时会造成CPU死机或程序跑飞，所以定时器和看门狗是必不可少的模块。根据HIRFL-CSR时序控制的上述需求，设计了含中断、32位RISC指令集、5级流水线结构、不带专用算术运算电路的CPU软核，以节约FPGA资源，其最大时钟达185MHz。2．2总线、存储控制器设计Nios．II的Avalon总线是可参数化的接口总线f3】，可连接片内和片外设备，该总线优越的性能可使我们作很多选择。HIRFL-CSR时序控制对数据吞吐量要求不是很高，本文着重参考了HIRFL-CSR控制系统使用较多的ARM9、MSP430和MSCl210等专用处理器的总线结构，最后设计了位宽16bits、小端对齐的总线。出于分层设计思想、减轻连接中央控制室和各监控节点的网络压力和缩短响应时间等的考虑，把 万方数据第lO期林飞宇等：应用于同步加速器时序控制的片上可编程系统的设计时序控制所需的命令和数据存储在本地节点。若使用Nios-II片内存储器，势必大量耗费FPGA资源【4J。为此专门设计了众多存储控制器，这些命令和数据都存储在片外专用大容量存储器，如SDRAM、CF卡、SD卡、Flash等。使用时可根据不同需要裁剪，仅留下所需存储控制器以减少FPGA资源消耗。2．3其他部件设计HIRFL-CSR时序控制采用主从树形结构，中央控制室处于根节点地位，而本地节点处于叶节点地位。它们间的通信由内部网Intranet完成。因此，以太网控制器是必须的。在此系统中也设计了其他通信控制器，如RS232、RS485和CAN总线等，可根据用户实际需要，配置、裁剪，选择灵活。用户若需使用自定义接口，可将自定义接口控制器嵌入到该通用微控制器中，很方便地实现微控制器对自定义接口的控制。硬件系统实际设计截图见图4。图4Nios-II处理器系统截图FIgANios-Uprocessorsystemscreenshot．3SOPC系统的操作系统uClinux的移植uClinux是Linux的变种，系针对“微控制领域而设计的Linux系统巧l，’。uClinux操作系统具有以下特点：(1)代码公开、稳定。uClinux的源代码公开，免费，稳定性、安全性和可裁剪性均高。(2)内存管理。这是uClinux与传统Linux的最大相异之处。标准Linux的设计针对有内存管理单元(MMU)的处理器。在这种处理器上，虚拟地址被送到MMU，把虚拟地址映射为物理地址。uClniux的设计则针对无MMU的处理器，即uClniux不能使用处理器的虚拟内存管理技术。但uClniux仍采用存储器的分页管理，系统在启动时把实际存储器进行分页，在加载应用程序时程序分页加载。但其并无MMU管理，实际上uClniux采用实存储器管理策略。(3)uClinux的内核加载方式。uClniux的内核运行可在Flash上直接进行，也可加载到内存中进行。内存的存取速率高于Flash，后一种运行方式可减少内存需要，运行速度也更快。(4)uClinux的API。uClniux提供通用的Linux．API，支持完整的TCP／IP协议堆栈和其它的网络协议，支持包括Nsf、Ext2、Romfs等多种文件系统。为用户开发应用程序提供了极大方便。对于加速器时序控制，uClinux的上述优点是微控制领域其他操作系统难以比拟的。鉴此，我们选择uClinux作该片上可编程系统的操作系统。uClniux移植的一个很重要环节是设备驱动程序的设计。设备驱动程序的主要是为操作系统提供一个操作底层设备的接口。设备驱动程序为应用程序屏蔽了硬件的细节，这样在应用程序看来，硬件设备只是一个设备文件，应用程序可像操作普通文件一样对硬件设备进行操作。每个这样的‘设备文件”都 万方数据740核技术第32卷唯一地对应系统中的一个设备。操作系统通过访问‘设备文件”来访问具体的设备，而设备则像普通文件一样受到文件系统访问权限控制机制的保护。uClniux为通用设备(如JATGUART、CF卡等)提供了驱动，但某些具体应用的用户常须自行编写具体部件的驱动程序。CSR时序控制模块也常需采集数据，因此，设计了采集设备ADC的驱动。系统采集数据的过程是：AD将转换后的数据实时写入FIFO，FIFO存满时产生中断，CPU接到中断后允许FIFO读操作，并启动DMA传输，将FIFO中的数据直接传送至SDRAM的内存，或通过网络直接传送至远端的中央控制室。采集设备驱动程序流程如图5所示。接口等器件)全面测试了该硬件系统，测试时间达800h，测诸隋况良好。该硬件系统资源消耗见表1。从表1中可看出，此硬件系统资源消耗不高。Smrt占Callregisterchrdev_regiontoregisterdevice[占Ica-lcm-a硼r蛐c曲n占I川a“删删州龇l4SOPC系统实现及测试n茚hIi思izs痂n集flo设w勰蛰鉴兰碧患onde“。e．先用Modelsim对硬件系统的CPU进行软仿真，再在硬件测试平台(含cycloneH2c35f484、SDRAM、FLASH、USB、以太网、LED、LCD、RS232、RS485、VGA、ADC、DAC、按钮、CF接口、SD接口、IDE最后，在Altera开发平台DK-DSP．2S60N上实现了该片上可编程系统(Nios—H+uClinux)。实现截图见图6。表1Nios-lIprocessorsystem资源消耗Table1CostsofNios·IIprocessorsystem资源消耗自适应查找表单元存储单元DSP模块最大工作频率鱼堕些旦!丛曼里壁翌尘堑里翌垒!全然塑坚塑塑堕璺g盟业!坠笪Nios-Ⅱsystem1975(3％)45952(2％)8(3％)185DVlnz图6运行结果和实现平台截图Fig．6OperationresultsandimplementationplatformscreenshoL 万方数据第10期林飞宇等：应用于同步加速器时序控制的片上可编程系统的设计74l5结论本文论述了在单片FPGA芯片内实现了含处理器和uClinix操作系统的片上可编程系统，此系统与DSP相结合的单板系统可直接应用于CSR控制现场，代替目前使用的双板或多板FPGA+ARM+Linux+DSP时序控制模块。其硬件系统和操作系统都可裁剪、可升级、可重配置，在核物理以及其他领域也有着非常广泛的应用前景。缩写一览表FPGA,field-programmablegatearray,现场可编程门阵列。ARM，AdvancedRISCMachine，英国芯片设计公司名aRIsC，ReducedInstructionSetComputer,精简指令集计算机)，其发展的技术已成为一类微处理器的通称：ARM微处理器，大量应用于32位RISC微处理器。DSP,digitalsignalprocessor,数字信号处理器。SOPC,system-on-a-programmable-chip，片上可编程系统。uClinux，micro-conlxollinux，微控制器领域中的Linux系统。参考文献1王彦瑜，郭玉辉，林飞宇，等．强激光与粒子束，2008，8：1353-1356WANGYanyu，GUOYuhui，LINFeiyu，eta1．HighPowerLaserandPartBeams，2008，8：1353-13562马力祯，韩少斐，何源，等．强激光与粒子束，2006，18：147-150MALizhen。HANShaofei，HEYuan，eta1．mghPowerLaserandPartBeams，2006，18：1粥『_1503NiosIISoftwareDevelopersHandbook．Altera,2008．51—644QuartosⅡHandbook．Altera,2008．102一1325ThepClinuxproject．http：／／www．uClinux．orgDevelopmentofasynchrotrontimingsystemonaprogrammablechipLINFeiyuL2QIAOWeirninlWANGYanyulGUOYuhuil1(InstituteofModernPhysics,ChineseAcademyof$ciencea,Lo巩zhou730000,China)2(GraduateSchool,CAineseAcademyofScienee$,Beijing100049,China)AbstractAsynchrotronrequitesextremelyhightimeconstraintsfortimingsignals，SOtimingsystemisveryimportantforasynchrotroncontrolsystem．AFPGA+ARM+L．mux·}DSParchitecturehasbeenmainlyusedintimingcontroloftheHIRFI-CSRcDnu'olsystem．Inthispaper,wereportthedevelopmentoftheSOPC(SystemOnaProgrammableChip)basedORFPGAanduainux．ItCallintegrateallthefunctionsofARM+LinuxinonesingleFPGAchip，hencenoneedofthededicatedARMchip，andthereducedcost．Themaximumoperationfrequencyofthissystemis185MHz．n圮hardwareconsumeslessthan4％oftotalresourcesofFPGAchip．AndbonlthehardwaresystemandtheoperatingsystemoftheSOPCarereeonfignrable．11leSOPCsystemhasawideprospectofapplicationsinacceleratorengineeringandmanyfieldsofscientificresearch．KeywordsSynchrotron，Timingsystem,FPGA，uClinux，SOPCCLCTP273 应用于同步加速器时序控制的片上可编程系统的设计作者：林飞宇，乔卫民，王彦瑜，郭玉辉，LINFeiyu，QIAOWeimin，WANGYanyu，GUOYuhui作者单位：林飞宇,LINFeiyu(中国科学院近代物理研究所,兰州,730000;中国科学院研究生院,北京,100049)，乔卫民,王彦瑜,郭玉辉,QIAOWeimin,WANGYanyu,GUOYuhui(中国科学院近代物理研究所,兰州,730000)刊名：核技术英文刊名：NUCLEARTECHNIQUES年，卷(期)：2009,32(10)参考文献(5条)1.TheμClinuxproject2.QuartusⅡHandbook20083.NiosⅡSoftwareDeveloper'sHandbook20084.马力祯;韩少斐;何源兰州重离子加速器冷却储存环kicker磁铁设计[期刊论文]-强激光与粒子束2006(1)5.王彦瑜;郭玉辉;林飞宇兰州重离子冷却储存环束流踢轨控制系统[期刊论文]-强激光与粒子束2008(08)本文链接：http://d.g.wanfangdata.com.cn/Periodical_hjs200910005.aspx