高速信号处理存储传输一体化硬件平台设计与实现.pdf

高速信号处理存储传输一体化硬件平台设计与实现.pdf

ID:34528533

大小:2.10 MB

页数:121页

时间:2019-03-07

高速信号处理存储传输一体化硬件平台设计与实现.pdf_第1页
高速信号处理存储传输一体化硬件平台设计与实现.pdf_第2页
高速信号处理存储传输一体化硬件平台设计与实现.pdf_第3页
高速信号处理存储传输一体化硬件平台设计与实现.pdf_第4页
高速信号处理存储传输一体化硬件平台设计与实现.pdf_第5页
资源描述:

《高速信号处理存储传输一体化硬件平台设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号密级注1UDC学位论文高速信号处理存储传输一体化硬件平台设计与实现(题名和副题名)周磊(作者姓名)指导教师王传丹副教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士专业名称通信与信息系统论文提交日期2015.4论文答辩日期2015.5学位授予单位和日期电子科技大学2015年6月日答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号THEDESIGNANDIMPLEMENTATIONOFHARDWAREPLATFORMINTEGRATEDHIGHSPEEDSIGNALPROCESSINGSTORAGEANDTRANSMISSIONAMa

2、sterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:CommunicationandInformationSystemsAuthor:ZhouLeiAdvisor:AssociateResearcherWangChuan-DanSchool:NationalKeyLaboratoryofScienceandTechnologyonCommunications独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特

3、别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:日期:年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规

4、定)作者签名:导师签名:日期:年月日摘要摘要本文设计了一种小尺寸、高性价比、通用性强的高速信号处理存储传输系统,采用1片Spartan-6系列FPGA作主控,1片Kintex-7系列FPGA作信号处理,信号处理用FPGA兼容多个型号以满足不同领域对资源要求。主控单元支持512MbitDDR2缓存和512MbitNorFlash,可在Microblaze软核运行linux进行控制管理;处理单元支持主串、JTAG等多种加载方式,8GBDDR3缓存,同时采用FMC标准分离I/O,可扩展AD/DA、射频等功能;此外该板采用灵活多路选择时钟方案,具有丰富传输接口(支持

5、10/100/1000M以太网、40GbpsQSFP+、3GbpsUSB3.0、串口)。首先,描述各领域对高速信号处理、存储、传输的要求,介绍当前处理器、存储器、总线技术发展,列举领先信号处理平台厂商产品特点,引出设计该硬件平台意义。然后,针对通信、雷达等领域应用场景(MIMO、OFDM等)提出高速信号板的功能和性能需求,由此设计系统硬件架构(包括模块间数据流向,控制关系,板卡时钟如何分配),在此基础上确定核心器件型号、信号板的机械结构,评估了极限工作下功耗,进行了散热设计。接着,设计FPGA、USB控制器、以太网PHY、存储器、时钟等各功能模块具体电路并最

6、终设计整板的电源,确定高速PCB层叠、布局、布线约束以保证信号完整性。最后,对板卡各功能模块进行测试,重点介绍测试的软硬件环境、存储传输接口的测试方法,测试结果表明千兆以太网MAC层正常,DDR2等效频率达625MHz,DDR3等效频率达1066MHz,光口速率达40Gbps,USB速率达640Mbps。论文设计的硬件平台具有强大信号处理能力、缓存能力,具备通用、高带宽接口,而且配置灵活,扩展方便,成本低廉,可应用于MIMO、高速光网络、相控阵雷达等领域算法验证,应用前景广阔。关键词:小尺寸,通用性,高速,存储,传输IABSTRACTABSTRACTThis

7、thesisdescribesthehardwaredesignofasystemfeatureswithsmallsize,highcostperformance,excellentuniversalness,whichcanrealizehighspeedsignalprocessing,storageandtransmission.Thehardwarearchitecture:Spartan-6seriesFPGAservesascontrolunit,Kintex-7seriesFPGAservesassignalprocessingunitand

8、canbereplacedbymultiplemod

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。