资源描述：
《用fpga设计数字式频率计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、X№.4 西北轻工业学院学报 Dec.2000Vol.18JOURNALOFNORTHWESTINSTITUTEOFLIGHTINDUSTRY·51·文章编号:1000-5811(2000)04-0051-03用FPGA设计数字式频率计张庆玲(西安航空技术高等专科学校电气系,陕西西安 710077)摘 要:采用Altera公司的MAX+PLUSÊ软件设计了一个信号频率测定计,将编译的软件利用下载电缆经计算机并口到FPGA实验仪上进行了硬件仿真检验.该频率测定计测定频率范围
2、为1Hz～1MHz,采用6位数码管显示,可满足测量精度要求.关键词:频率计;FPGA;动态显示+中图分类号:TM935.133 文献标识码:A1 前言频率的测量方法很多,可分为无源法、比较法、计数法等,本设计采用频率计数器原理测定频率.FPGA(现场可编程门阵列)不仅能用于逻辑仿真,还可实现硬件仿真,将软件模拟后的线路经一定处理下载到FPGA,就可容易地得到一个模型机,设计者从该模型机就可直观地测试其逻辑功能及性能指标.本文利用美国Altera公司的MAX+PLUSÊ软件设计了一个信号频率测定计,以原理图输入方式编译出设计软件,下
3、载到FPGA的模型机,经仿真检验测频范围可达1Hz～1MHz,用6位数码管显示,可满足精度要求.2 设计方案采用异步计数器完成计数器的设计,所用器件为TTL门电路(注:FPGA原理图输入仅能用TTL门电路).选74LS290,290可接成二——五——十进制计数器.要使290计数,须使290的S9A(或S9B)、CLRA(或CLRB)任意两个接低电平;要使290停止计数,仅需S9A(或S9B)、CLRA(或CLRB)任两个接高电平.若用1s的一个负脉冲控制S9A(或S9B)、CIRA(或CLRB),则在1s的负脉冲周期之内,计数器所计数
4、恰好是被测信号的频率.当第一个290自0000计到1001时,便给下一个290一个进位脉冲,使下一个290计一个数.由于要6位显示,因此须用6个74LS290.3 原理图输入〔1〕首先建立工程名:点击file→project→name,键入工程1df.关闭此窗口后,再点击file→new,出现new对话框,选择graphiceditorfile(图形编辑器),此时出现一个文本编辑框.左键双击空白处,出现一个窗口,在symbolname中输入74290,点击“OK”,可看到一个元件被放置在图形编辑器中.这里需要6个74290,一种操作方
5、法是按上述步骤一个一个放置,而更快捷的方式是左手按住键盘上的ctrl键(屏幕右上方出现一个小加号),右手点击74290的符号并拖动,这样另一个74290就被复制好X收稿日期:2000-04-11作者简介:张庆玲(1959-),女,陕西省高陵县人,工程师·52·西北轻工业学院学报 第18卷图11df动态扫描的位控与段控了.放好所有元件连线存盘.对文件1df.gdf进行编译:选fileøprogectøprogectsave&check,系统弹出编译器窗口.在此之前,须做:(1)点击processing→关
6、闭时延分析器(使它前面不出现对号);(2)点击assign→device→选MAX7000S,7128SLC84—15,设置好之后,关闭此窗口,点击start,对1df.gdf编译,此时可以看到红色进度条向右填充,若有错便自动停止编译,并给出错误信息,直至修改成功.〔2〕创建默认符号(对1df.gdf再做一备份,以防丢失):选菜单fileøgredtedefaultsymbol.如果file菜单项中没有这一项,说明当前处于1df.gdf所在的图形编辑窗口,即该菜单项只能在编辑器窗口下才有效.生成默认符号时间很短,可以看到在文件管理器中
7、C:øMAXPLUSø1df.gdf下生成了一个第4期 张庆玲:用FPGA设计数字式频率计·53·新文件1df.sym.动态扫描速度应大于或等于24Hz才不至于被人眼误认为是刷新过程.与图1所示输入原理图相同,创建默认符号为YCE(如图2.a所示).建立顶层设计文件:打开一个新的原理图编辑窗口之后,依次调出1df和YCE,放好输入、输出管脚,连好线之后即开始编译.首先点击processing→打开延时分析器designdoctor开关,此时编译窗口内增加一个医生图标,选择菜单项processingødesignd
8、octorsetting,在设计规则栏内选EPLDRWLES(系统默认值)选中灵活设计开关,点击assignøglobalprojectlogicsynthesis选系统默认值,点击start开始编译,直至系统不再出错.
