mentor验证解决方案在龙芯处理器设计中的应用

《mentor验证解决方案在龙芯处理器设计中的应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Mentor验证解决方案在龙芯处理器设计中的应用中国科学院计算技术研究所张珩博士[摘要]在使用传统的动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈，而使用FPGA物理原型验证又不能提供很好的可调试性。本文主要介绍了基于VStationPRO平台进行仿真加速的解决方案，该方法即保证了仿真的高速，又提供了良好的调试环境，极大的提高了功能验证的效率。[关键字]功能验证微处理器设计模拟仿真1前言随着集成电路制造工艺的快速发展，功能验证已经成为了ASIC设计流程的瓶颈。用于功能验证的时间通常占全部设计周期的50－7

2、0％。如何提高功能验证的效率，缩短验证周期是一个巨大的挑战。目前，动态的模拟仿真仍然是主要的功能验证方法，即首先产生一系列的测试向量，然后将测试向量加载到设计上（DUT）通过HDL模拟器得到测试结果，将这些结果与我们的期望值相比较，以此来验证设计的正确性。随着设计规模的不断增长，使用软件模拟器进行仿真已经满足不了设计对仿真速度的要求，这时通常会使用FPGA物理原型来进行功能验证。使用FPGA物理原型验证方法的优点是：快速的运行速度；工作在实际的目标系统中；可以进行系统的软件开发。但调试困难是使用该方法的一个主要弱点。使用仿真器对设计

3、进行仿真加速提供了一个很好的解决方案，该方法即可以提供很快的仿真速度也提供了良好的调试环境，很好的填补了物理原型仿真的高速、不好调试和软件仿真的低速、可调试之间的空白。使得整体验证流程更完整，层次更合理。仿真器主要有两种类型：基于FPGA的仿真器和基于处理器阵列的仿真器。在龙芯系列芯片的设计验证流程中采用了基于FPGA的仿真器VStationPRO作为平台，实现了软件模拟、仿真器仿真加速、FPGA物理原型三级的层次化验证环境，提高了验证效率。后续章节主要介绍了龙芯系列处理器使用仿真器的验证环境，验证流程和仿真结果。2验证环境简介龙芯

4、系列微处理器是面向桌面和服务器的高性能通用微处理器，特别是龙芯2微处理器其设计规模、复杂度和性能以接近当今先进的x86指令集微处理器。龙芯2的仿真验证环境由以下几个部分组成：RTL设计；testbench；仿真器（硬件和相应的软件）；RTL软件模拟器；调试工具。其中testbench的结构如图2－1。Testbench的主要结构模拟了主板的主要结构，通过该testbench可以运行大量的测试程序，使得模拟仿真的环境与实际运行的目标系统类似。辑逻裁仲和口接存储器处理器I/O设备中断Testbench图2－1验证环境基本结构系统仿真验证

5、平台使用了Mentorgraphics公司的VStationPRO，该平台提供业界领先的满足当今以及将来复杂SOC验证要求的性能和容量。目前的产品是第五代产品，它提供了强劲、有效的In-circuit验证，提供业界最新的协同建模验证技术，提供可以与工作站运行的软件交互的软硬件系统验证技术。VstationPRO主要特性：强大的in-circuit仿真，通过ISOLVE系统板提供简单易用的仿真完全的集成RTL编译和调试能力每台机器最大支持六千万门ASIC的设计容量，可两台级联支持更大设计¾最大仿真速度2MHz¾高度可靠和自动的编译器¾

6、强大的可扩展存储器模型，最大可支持2G¾友好的图形界面¾任意时刻所有信号的100％可见性¾高性能的Transaction-base的数据采集可加载任意长度和宽度的测试向量。3仿真加速的验证流程3.1编译在使用VStationPRO进行仿真加速的基本流程如图3－1。首先对设计和testbench进行分析，主要的目的是产生可以被编译器处理的中间数据格式，同时对设计的语法和代码书写风格的检验。通过这些检验可以更早的发现设计的早期错误。在接下来进行的编译过程中有三种模式：uview，cview和vstation。Uview方式建立DUT和t

7、estbench之间接口的基本结构，生成用于软件仿真结果文件，建立RTL与C模块之间的通讯接口，生成在工作站端可执行的文件（C程序）。Cview方式生成将来在Vstation端运行的结构化网表文件（用于软件的网表仿真），生成工作站端的C可执行文件。Vstation方式通过综合和布局布线生成FPGA的网表文件。根据不同的编译结果可以有三种仿真运行模式：uview，profile和vstation。Uview和profile是使用软件进行模拟仿真，主要目的是渐进的完成纯软件的验证环境向Vstation仿真环境的移植过程，通过早期的软件仿

8、真可以快速的发现错误，对设计和testbench进行改造，以适合Vstation仿真。最后是Vstation运行方式，将设计和部分可加速的testbench转化为FPGA网表烧入Vstation中进行仿真，取得实际的加速效果。图3－1