cpld 在dsp 处理模板中的应用new

《cpld 在dsp 处理模板中的应用new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2003年第3期声学与电子工程总第71期CPLD在DSP处理模板中的应用龚静康何菲玲(第七一五研究所富阳311400)摘要随着可编程逻辑器件门数的增加，用大规模的CPLD/FPGA器件取代小规模的可编程逻辑器件已成为可能，不仅可以节省PCB板宝贵的空间，而且还可以极大的提升整个模板的可靠性。本文介绍了以EDA技术为基础，以VHDL硬件描述语言为方法，用ALTERA公司的CPLD器件来实现DSP处理模板中的VME总线接口芯片组与SHARC-ADSP21062处理器之间的控制电路。关键词复杂可编程逻辑器件(CPLD)现场可编程逻辑门阵列（FPGA）电子设计自动化（EDA）VHDLVHDL、

2、VerilogHDL、AHDL等，前两种作为IEEE1引言的工业标准硬件描述语言，又得到众多EDA公随着数字电路设计复杂程度越来越高，用传司的支持，在电子工程设计领域，已成为事实上统画原理图的方法来进行设计，其可行性将越来的通用硬件描述语言。越受到挑战，即使设计成功，其设计的效率也将大打折扣，设计验证、仿真等工作将难以准确地3CPLD-EPF10K30的结构及设计流程进行，所以用硬件描述语言(HDL)来表达设计意设计中用到的CPLD-EPF10K30是属于图、CPLD/FPGA作为硬件载体、计算机为设计FLEX10K系列的，这一系列器件是ALTERA公开发工具、EDA软件作为开发环境已

3、越来越为广司第一种嵌入式PLD产品。它主要包括6个嵌入大电子设计者所迫切需要掌握的方法。本文以式阵列块（EAB）、216逻辑阵列块（LAB）、快MAX+PLUSⅡ10.1为硬件开发的EDA环境，用速通道互连和I/O单元等四部分组成。逻辑门数VHDL硬件描述语言对ALTERA公司的为3万门，内部RAM12288bits。它属于可重复CPLD-EPF10K30进行了控制电路的设计。编程型：这类的CPLD基于SRAM的查找表结构，2VHDL语言编程数据是存储在芯片外部的EPROM或PROM中，而不是直接写入芯片内部，因而不需要专门VHDL是由美国国防部牵头开发，供美军用的编程器。用户可以根据

4、CPLD及EPROM的容来提高设计的可靠性和缩减开发周期的一种设计量，来选择CPLD及EPROM的相应片数，这里语言，已被IEEE和美国国防部确认为标准硬件描我们选用的EPROM是EPC2LC20芯片，用一片述语言，并得到目前所有流行EDA软件的支持。CPLD来实现设计电路。EPROM在这里起到的VHDL语言主要用于描述数字系统的结构、行为、作用是存储配置数据，上电后EPROM自动将数功能及接口。除了含有许多具有硬件特征的语句外，VHDL语言的形式和描述风格及句法都十分设计准备类似于一般的计算机高级语言，具有结构严紧、可读性好、描述能力强、覆盖面广、抽象能力强设计输入原理图等优点。用V

5、HDL语言可以把任何复杂的电路系硬件描述语言功能仿真波形图统视为一个模块，对应与一个实体（Entity），设网表文件计者的原始描述可以是非常简单的硬件描述，经过EDA工具的综合处理，最终生成可以直接配设计处理优化、综合时序仿真置下载到目标器件中去的工艺文件。整个过程都适配、分割布线、布局是通过EDA工具自动完成，大大减轻了设计人员的工作强度，提高了设计质量，减少了出错的器件下载配置器件测试机会，而且还极大地缩短了产品的开发周期。图1可编程逻辑器件的设计流程现在比较流行的硬件描述语言主要有-25-2003年第3期声学与电子工程总第71期据加载配置到CPLD芯片中，所以需要加电初始计中，我

6、们采用VHDL语言进行描述，由于它具化过程，如果需要修改设计，只要重新改写有很强的系统行为描述能力，可以不必对具体器EPROM即可。由于无论CPLD还是EPROM的件进行结构描述，只要在逻辑行为上直接对模块都可重复的擦写，使得这种方案非常适合于新产进行描述和设计。品的研制与开发过程。图1是CPLD的设计流程在设计中，用EDA工具MAX+PLUSⅡ10.1图。对若干模块进行分别描述，形成相应的若干个模块符号（symbol），在顶层用*.gdf文件对接各模4EDA工具的简介块，从而实现设计目标。设计的电路原理简图见设计所用的EDA工具是ALTERA公司的图2。MAX+PLUSⅡ10.1软件

7、，它具有完全集成化的易学、易用的可视化的设计环境，还具有工业标VME总线接口SHARCCPLD控制电路准的EDA工具接口，并且可以运行在多种操作芯片组SRAM平台上。在用MAX+PLUSII10.1编译一个项目时，编译器将自动为FLEX器件产生一个图2电路原理图EPROM目标文件(*.pof)，并配有专用的下载电6设计实现的流程缆，即ByteBlaster下载电缆，支持JTAG及PS下载方式，它的一端25针直接与计算机的并行口用MAX+PLUS