利用fpga和dsp结合实现雷达多目标实时检测new

利用fpga和dsp结合实现雷达多目标实时检测new

ID:34473632

大小:568.69 KB

页数:3页

时间:2019-03-06

利用fpga和dsp结合实现雷达多目标实时检测new_第1页
利用fpga和dsp结合实现雷达多目标实时检测new_第2页
利用fpga和dsp结合实现雷达多目标实时检测new_第3页
资源描述:

《利用fpga和dsp结合实现雷达多目标实时检测new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第8期电子学报Vol.29No.82001年8月ACTAELECTRONICASINICAAugust2001利用FPGA和DSP结合实现雷达多目标实时检测赵保军,史彩成,韩月秋,毛二可(北京理工大学电子工程系,北京100081)摘要:在高速并行流水信号处理中,ASIC(FPGA)+DSP+RAM是目前国际流行的一种方式,尤其是FPGA+DSP+RAM更适合中国的国情.本文利用FPGA的算术逻辑单元与外部存储器相结合,解决了线路板面积有限与雷达数据处理需要大量存储空间的矛盾;利用FPGA的并行流水特点解决了雷达数

2、据的实时处理与有限的DSP处理速度之间的矛盾;而FPGA处理结果的航迹相关、FPGA运行模式的控制和与上位机之间的通信与数据交换等工作利用DSP完成,从而达到系统的最佳配置.目前系统已通过验收,各项指标达到了设计的要求.关键词:FPGA;多目标自动检测;并行流水中图分类号:TN95752文献标识码:A文章编号:0372-2112(2001)08-1145-03RadarMult-iTargetRea-lTimeDetectionwithFPGAandDSPZHAOBao-jun,SHICa-icheng,HANYue-

3、qiu,MAOEr-ke(Dept.ofElectronicEngineering,BeijingInstituteofTechnology,Beijing100081,China)Abstract:ASIC(FPGA)+DSP+RAMisapopularmodelinhighspeedparallelpipelinesignalprocessing.ItisespeciallysuitableforChina.BasedonthecombinationofFPGAsconfigurablelogicblocksandexternalm

4、emory,theproblemexistbetweenlim-itedPCBsizeandhugememoryspaceissolvedinradardataprocessing.Ontheotherhand,theparallelpipelinefunctionsofFPGAre-solvetheproblembetweenmassradardatareal-timeprocessingandlimitedDSPspeeds.ThetrackcorrelationprocessingafterusingFPGA,FPGAsoperat

5、ionmodelcontrol,datacommunicationandexchangebetweenDSPandhostcomputerarealldonebyDSP.Thereforetheoptimalsystemstructureisestablished.Thesystemhasbeencheckedandaccepted,andsatisfiestherequirementofthedesign.Keywords:FPGA;mult-itargetautomaticdetection;parallelpipeline1引言编

6、程.是一种多用途、高密度的可重复编程逻辑门阵列.与传我国现役对空情报雷达中,老型号雷达较多,大部分没有统的逻辑门阵列相比,FPGA和EPLD不仅具有设计方便、灵配备自动检测和录取设备,只有少数雷达配有录取显示终端.活和校验快等特点,而且还具有设计可随意改变的特点.使用在这些为数不多的配有录取显示终端的雷达中,大多数还是FPGA和EPLD可编程器件设计产品,可大大缩短研制时间.随机手录显示器,极少数配备随机自动录取设备,且数据录取如FPGA设计只需几天,修改只用几分钟~几个小时,而传统量小,约为300次/秒.雷达目标的录取、数据的处理和上

7、报大掩膜则十分麻烦.由于FPGA便于调试,应用非常灵活,不涉多由人工进行,难以胜任多目标、复杂空情环境下快速、准确及到半导体加工,它将在相当长一段时间内比较适合我国的[1,2]录取目标以及雷达情报入网的要求.为适应现代化战争的要国情.求,增强国防能力,采用ASIC(FPGA)+DSP+RAM的方式将本文利用FPGA的并行流水特点实现雷达多目标自动检极大提高现有雷达的自动录取和控制能力.测功能,包括多模式视频积累、平均单元恒虚警率、可变规则在高速信号处理技术中,ASIC(FPGA)+DSP+RAM方式自适应滑窗检测、起始、终止判断与检测、时序

8、控制和地址产是目前国际上比较通用的方法,如美国、俄罗斯、以色列和日生等工作.为了节省FPGA的内部逻辑资源,获得最大的性能本等国多采用这种方式[1].ASIC技术可以将系统的部分

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。