简化bi_cmos工艺设计的锂离子电池充电管理电路new

简化bi_cmos工艺设计的锂离子电池充电管理电路new

ID:34468657

大小:92.59 KB

页数:3页

时间:2019-03-06

简化bi_cmos工艺设计的锂离子电池充电管理电路new_第1页
简化bi_cmos工艺设计的锂离子电池充电管理电路new_第2页
简化bi_cmos工艺设计的锂离子电池充电管理电路new_第3页
资源描述:

《简化bi_cmos工艺设计的锂离子电池充电管理电路new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、设计与开发简化Bi-CMOS工艺设计的锂离子电池充电管理电路樊子宇,高永红,黄立朝(信息产业部电子五十八所,江苏无锡214035)摘要:介绍了一种用简化的Bi-CMOS工艺设计的锂离子电池充电管理电路,主要是器件结构的设计和线路设计两个方面。关键词:Bi-CMOS;锂离子电池;充电电路中图分类号:TN432文献标识码:A文章编号:1003-353X(2002)12-0024-02DesignofLi-ionbatterychargemanagementICinsimplifiedBi-CMOStechnologyFANZi-yu,GAOYong-hong

2、,HUANGLi-chao(WuxiMicroelectronicsInstitue,Wuxi214035,China)Abstract:Inthispaper,adesignofLi-ionbatterychargemanagementICinsimplifiedBi-CMOStechnologyisintroduced.Theemphasisisplacedonthestructureofdeviceandtheschematic.Keywords:Bi-CMOS;Li-ionbattery;chargecircuitV通过电阻网络产生内部阈值电压V

3、和V。电regrchmin1前言路开始工作时首先检测电池的深度放电,将充电电在电池市场中,锂离子电池由于其充电密度高池的端电压与内部阈值电压V进行比较,如果电min而受到普遍欢迎,同时由于锂离子材料的特殊性,池电压低于阈值电压,充电器便进入预充电模式,它要求配备高精度的充电电路,其容差一般仅允许其充电电流很小,限流可以控制旁通器件(通常是为±50mV。一个PMOS或pnp管)的功耗,而且可以防止电在锂离子电池充电管理电路中,代表产品有:路把过量的驱动电流输入不正常的电池之内。一旦AnalogDevices的ADP3820,TexasInstrument的

4、电池电压达到了测试阈值,电路就转换至恒流充电BQ2057,LinearTechnology的LTC1732,National模式,当电池的电压达到充电电压的上限V时,rchSemicondutor的LM3622,Telcom的TC3827等,电路将以恒定电压源的状态工作,保持电池电压在由于国外这些公司的加工工艺先进,因而其产品所充电器额定精确度之内。在这种模式下,电池吸收采用的器件结构复杂,售价也较高。我们在参考了的电流越来越少,当电池电流低于设定阈值(为编BQ2057的基础上,采用了简化的Bi-CMOS工艺,程充电电流的10%)时,它便会终止充电。设计

5、成功锂离子电池充电管理电路。由于锂的化学材料性能特别灵敏,使用不当会造成爆炸、起火等后果,因此在该电路中加入了过2工作原理电压保护、外置热敏电阻作为电池的测温输入(过电路内部的基准电压源电路产生基准电压V,低或过高的温度情况下均为禁充电)、LED状态输reg24半导体技术第27卷第12期二OO二年十二月设计与开发出等以保证电池充电的安全。当电池电流低于设定作为NMOS管的沟道,N-阱作漏端的漂移区,以阈值(为编程充电电流的10%)时,它便会终止提高管子耐压,这种结构的NMOS管的漏、源击充电。穿可达30V。3器件结构的设计4Bi-CMOS模拟电路的线路分

6、析在电路设计中,采用了npn管、纵向pnp管、该电路为Bi-CMOS模拟电路。它综合了双极PMOS、NMOS、电阻、电容等元器件,用1.0型器件高跨导、强负载能力和CMOS器件高输入阻μm、N-阱Bi-CMOS工艺来实现,下面介绍一些抗、低功耗的优点,使电路各方面性能优越,特典型元器件的结构。别是其高精度的特点,使用该充电管理电路能控制图1是一种以CMOS工艺为主的npn管结构,充电电压在4.1V,误差不超过±1%。相比较于BIPOLAR工艺制造的npn管,缺少了n+在这个电路中,引用了很多Bi-CMOS模拟电埋层。因为N-阱的电阻率要比n+埋层的电阻率

7、大路单元,限于篇幅,这里简单介绍两种典型的Bi-1~2个数量级,所以图1所示的npn管的集电极串CMOS模拟电路单元。接电阻r很大,从而影响npn管的驱动能力,在cs4.1Bi-CMOS基准电压源电路版图设计时,我们充分考虑了这一点。如图4所示,电阻R、R、R和MOS管M1、123M2完成对电压的取样,其中M1、M2构成一个二选一电路,双极管T1、T2和电阻R~R是一个带46图2所示为高压PMOS管,图中的p-为基区注入,与npn管的基区注入兼容,在这种结构的PMOS管中,被作为漏端漂移区,以提高PMOS管的耐压,使电路在电源电压高至18V时也能正常工作

8、。图3所示为高压NMOS管,同PMOS管一样,图中的p-为基区注入,与npn管的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。