music算法在高速并行处理机上的实现

《music算法在高速并行处理机上的实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据第34卷第6期2005年12月电子科技大学学报J0umalOfUESTof(、hinaV0l34No．6Dec．2005MUSIC算法在高速并行处理机上的实现郑洪，肖先赐(电子科技大学电子工程学院成都610054)【摘要】利用FPGA的特点，提出了一种实现MusIc算法的新的高速并行硬件解决方案．给出了对MusIc算法进行预处理的结果，为硬件实现加速提供可能；导出了MusIc算法适合于FPGA实现的并行分解方法；介绍了用FPGA来实现谱峰搜索的新方法．结果表明，谊设计方法处理速度理想，能够满足实时性要求．关

2、键词MusIc；并行处理；现场可鳊程行阵列；谱峰搜索中图分类号TN97l十3文献标识码AImplementationofMUSICAlgorithmBasedonHighSpeedParaUelPrOcessorZ既NGHong，X队OXian-ci(sch删ofE1ec口0llicEngiIl咖UEsTof曲抽ach口Igdu6l∞54)AbstractAncwsch锄eof血ep啪llelreali删onofMusIcalg蛐0nh诎speeds咖alprocessorisfocusedinthisp印er．s

3、omeresul拄￡rome行酏tivcprc-processingme也0ds西V∞in血isp印erbcnentreducingconlpu协ti∞aIcomplem母柚dimpfovingpfocessspced．Atl船‘somenewparallel柚aIySismetllodsareprovidedfor也erealmionofMUSIcalgorithmi11FP(认in也isp印crnispmVcdthattllemelllodisgoodatspeeda11dc锄be印pliedtoreaI-ti

4、mepracdce．KeywordsMUSIC；parallelprocessiIlg；fieldpm酽蛆mablegateamty；pealcsearch信号源的测向(包括仰角和方位角)是民用通信和军事侦察领域等常面对的问题。在所有利用空间谱估计技术来实现对到达方向∞oA)估计的方法中。文献【1】提出的MuSIC算法最为经典，在对非相干信号源分辨测向方面具有高精度和高分辨率特性。但在阵列测向的具体应用中所面临的最主要的问题是：其所需要的大计算量使得该算法很难达到实时实现。本文提出了用FPGA来对MUsIC算法并行

5、实现的新方案。本方案对MUSIC算法的求相关，谱峰搜索和求相关矩阵的特征值这三大部分结合硬件分别做了并行分解。利用FPGA的并行特征及高速，进一步提高了MusIC算法实现的速度，从而更好地满足电子侦察中的实时性要求。lMusIc算法设空间D个互不相关的信号从不同的方位角B，岛，⋯，％入射到一个^，元均匀圆阵，以水平正东方向为方位O。方向，各阵元噪声珥O)互不相关，且为空间白噪声，方差为口2，噪声与信号互不相关。在这些假定下，该阵列的方向矩阵4为：爿=[口娼)，口@)，⋯，口(岛)】T(1)收稿日期：2∞3一12—0

6、3作者简介：郑洪(1”7一)，女，硕士生-主要从事胨列信号处理领域方面的研究万方数据电子科技大学学报第34卷式中T为转置运算；口(口)为一个搬1维的方向向量。。(扫'=[ej2‘￡c0《目)，eJ2”}∞《p一；)，ej24}∞《。{)，ej2z}∞《口一莩)，ej24jco哦F一^)，ej2砖∞《口一孚)，eJ2。}∞《口一詈)，ej28j∞《口一孚’]1(2)阵列输出矢量xO)的相关矩阵为j‰=研x(r)x“(明，对毋进行特征分解后，将其特征值按降序排列并相应地调整特征向量后有：五l>>A2>>⋯>>五D>五D

7、+l=AD+2=⋯=五相应的最小特征值所对应的特征向量为列构造一个胁(膨．D)维的矩阵为：E。=[％。％一⋯，％】构造空间谱函数并进行谱峰搜索：1PⅦ汐卜佤赢而‰(∞的D个最大值所对应的p值就是D个信号源的方位角。2硬件方案的考虑(3)(4)(5)求解协方差矩阵的算法是一种规则的计算方法，适合于用FPGA来实现。相关矩阵的特征分解，含有大量不规则的运算，数据动态范围大，用DSP来实现。谱峰搜索，数据动态范围小，以乘法计算为主，故可用FPGA实现。3求相关矩阵和相关矩阵的特征分解的并行化分解3．1求相关矩阵111估计

8、协方差矩阵是矩阵乘法计算，经过预处理后，协方差矩阵置是一个实对称矩阵，只需计算上三角部分，对于8元天线阵，只需计算36个矩阵元素的值。对于每一个待求元素丘G力来说，计算量是相同的，可将要计算的元素平均分配给各处理器并行处理。对于八阵元测向系统，采用4个处理器来并行处理，每个处理器计算9个协方差元素的值。用FPGA来实现相关矩阵的硬件框图如图1所示。从图中得知