资源描述：
《dma控制器在dsp数据采集系统中的应用new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第22卷第2期成 都 信 息 工 程 学 院 学 报Vol.22No.22007年4月JOURNALOFCHENGDUUNIVERSITYOFINFORMATIONTECHNOLOGYApr.2007文章编号:167121742(2007)0220209204DMA控制器在DSP数据采集系统中的应用马 跃, 卿粼波, 滕奇志(四川大学电子信息学院图像信息研究所,四川成都610064) 摘要:DMA控制器可以无需CPU介入而在内部存储器、外部存储器和芯片外设之间传送数据,其在DSP系统中有广泛的应用价值。基于以DSP芯片TMS320VC5509为核心的数据采集处理系统,通过对FI
2、FO、SDRAM和TMS320VC5509DMA控制器的介绍,分别给出了具体的接口电路硬件设计和实际软件的代码示例。关 键 词:TMS320VC5509;DMA控制器;EMIF;数据采集中图分类号:TN91413文献标识码:A1 引言随着信息技术的飞速发展,数字信号处理器(DigitalSignalProcessor)技术应运而生,并得到迅速发展。其开发手段不断改进,功能日益强大,性能价格比不断上升,因而DSP系统被广泛应用于当今技术革命的各个领域中。基于TI公司的TMS320VC5509为核心的数据采集系统,着重介绍了如何利用DSP5509的DMA控制器,实现系统中图像数据的传
3、输功能。2 基于DSP5509的数据采集系统系统采用了DSP+FPGA的双核结构,由CMOS感光芯片OV7620采集图像,得到数据源,FPGA作为辅助处理器,控制部分外围器件并协助采集数据,DSP芯片TMS320VC5509作为核心芯片,主要负责数据处理。系统结构如图1所示:DSP芯片除了连接电、时钟和JTAG等其工作所必须电路外,还外接了一块FLASH作为程序存储器,一块SDRAM作为数据存储器。FIFO作为CMOS所采集的图像数据的暂存器,待DSP发出特定信号,便可把其内图1 数据采集系统结构图部存储的数据传至DSP。3 用DMA控制器实现数据传输的思想311 硬件电路接口3
4、1111DSP与FIFO的接口系统中,FIFO采用的是AL422B,这是一款由AverLogic公司专门推出的视频帧存储器,它的容量大小为384K38bit,其电路连接如图2所示。此款FIFO的容量比较大,可以完整存放由OV7620所采集的一帧图像。FIFO的具体工作方式为,当系统发出采集信号,DSP的/AWE和/CE2图2DSP与FIFO的接口收稿日期:2006209228;修订日期:2006211203©1994-2007ChinaAcademicJournalElectronicPublishingHouse.Allrightsreserved.http://www.cnk
5、i.net210成 都 信 息 工 程 学 院 学 报 第22卷管脚都输出低电平,通过FPGA所实现的或门,使得AL422B的/W管脚为低,此时FIFO可写,图像数据由OV7620进入FIFO;当采集完一帧图像后,DSP的/ARE和/CE2管脚都输出低电平,通过FPGA所实现的或门,使得AL422B的/R管脚为低,此时FIFO可读,图像数据由FIFO进入DSP。31112DSP与SDRAM的接口通过外部存储器接口(EMIF)DSP可与SDRAM实现无缝连接,系统SDRAM采用的是HYNIX公司的HY57V641620,其存储容量为431M,连接电路如图3所示。
6、DSP的CE0为片选信号,BE02BE1为字节使能信号,CLKMEM为同步时钟信号,行选通信号/SDRAS,列选通信号/SDCAS和写使能信号/SDWE分别于SDRAM的/RAS、/CAS、/WE管脚相连,DSP的地址线A和数据线D直接与SDRAM的相连。312TMS320VC5509的DMA控制器的特点DMA可独立于CPU工作;有4个标准端口与内部DARAM、SARAM、外部存储器和外设相连;有一个辅助端口用于HPI和存储器之间的数据传输;具有6个通道;可以设置每个通道的优先级;每个通道的传输图3DSP与SDRAM的接口可以由选定事件触发;当操作完成后,DMA控制器可向CPU发
7、出中断。313DMA传输TMS320VC5509的存储空间包括统一的数据/程序空间和I/O空间,数据空间地址用于访问存储器和内存影射寄存器。DSP5509的内部地址线为24位,但当访问数据空间时使用23位地址,并将23位地址左移一位,最低有效位置0,使得地址总线传输24位地址。故DSP在数据空间的寻址范围为8M,其MEMROYMAP如图4所示。由图4可以看到,以CE0为片选信号的4M容量SDRAM占用了DSP数寻址空间的CE02CE1两个片区,以CE2为读写控制信号的FIFO始终
