intel代表性的处理器构架简介

《intel代表性的处理器构架简介》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、Intel比较有代表性的处理器构架简介一、P5与P6架构　奔腾采用P5架构，这被证明是伟大的创举。在英特尔的发展历史中，第一代奔腾绝对是具有里程碑意义的产品，这一品牌甚至沿用至今，已经有十几年的历史了。尽管第一代奔腾60的综合表现很一般，甚至不比486DX66强多少，但是当主频优势体现出来之后，此时所表现出来的威力令人震惊。奔腾75、奔腾100以及奔腾133，经典的产品一度称雄业界。　在奔腾时代，虽然英特尔在处理器微架构方面一直保持着领先，但是英特尔并未停止前进的步伐，于是在发布奔腾的下一代产品奔腾II时，英特尔采用了专利保护的P6架

2、构。P6架构与奔腾的P5架构最大的不同在于，以前集成在主板上的二级缓存被移植到了处理器内，从而大大地加快了数据读取和命中率，提高了性能。二、NetBurst架构　Netburst微架构是P6微架构的后继者，第一个使用这架构的是Willamette核心，于2000年推出。Willamette是第一代奔腾IV处理器所用的核心，而全部的奔腾IV处理器都是使用Netburst微架构。2001年推出的Foster（至强处理器）也是使用本架构，同时基于奔腾IV的赛扬、赛扬D，以及双核心的奔腾D、奔腾ExtremeEdition都是使用本架构。　立

3、足于性能而设计的英特尔NetBurst微架构将频率提升超过了40%，虽然IPC值较低，但由于频率的增加弥补了不足（性能=频率×IPC），并且为最终用户提供了更高的整体性能。和P6微架构一样，英特尔NetBurst微架构凭借无序推测执行，尽管分支预测算法相当精确，但也不可能100%正确。为了使由于分支误预测而引起的损失降到最低并使IPC均值最大化，采用扩展深度流水线技术的IntelNetBurst微架构极大地减小了分支预测错误的数量，并提供了从这些错误恢复的快速方法。为了能使误预测引起的损失最小，英特尔NetBurst微架构实现了高级动

4、态执行引擎和一个执行跟踪缓存。不过值得一提的是，英特尔NetBurst微架构中使用了超流水线技术，这使得流水线的深度相比P6微处理器体系结构的提高了一倍，不过在后来的实际应用中表明提高流水线长度之后会令执行效率大幅度降低，能够弥补这个问题的办法只能是再次提高主频和增加二级缓存容量。不过由于当时处理器工艺制成的限制，导致处理器的主频的可提升空间越来越小，与此同时巨大的缓存容量也是一个负担，这不仅提高了成本，也令发热量骤升。这一点使得英特尔必须要及时地对处理器微架做出新的，根本性地调整。※※※※※※※※※※※※※※※※※※※※※※※※※※

5、※※※※※※※※2006年的Core微架构取代NetBurst微架构，让Intel的Tick-Tock微架构发展战略站到了人们的面前。Tick-Tock就是时钟的“嘀嗒”的意思，一个嘀嗒代表着一秒，而在Intel的处理器发展战略上，每一个嘀嗒代表着2年一次的工艺制程进步。每个Tick-Tock中的“Tick”，代表着工艺的提升、晶体管变小，并在此基础上增强原有的微架构，而“Tock”，则表示在维持相同工艺的前提下，进行微架构的革新，这样在制程工艺和核心架构的两条提升道路上，总是交替进行，避免了同时革新可能带来的失败风险，降低研发的周期

6、，并最终提升产品的竞争力。※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※三、Core微架构　由于NetBurst架构已经无法满足未来处理器发展的需要，所以英特尔于2006年推出了具有革新意义的Core微架构。　1．流水线效率大幅度提升　主频至上的处理器研发思路显然已经被淘汰。Core微架构的处理器将超流水线缩短到14级，这将大幅度提升整体效率。此外Core微架构采用了四组指令编译器，就是指能够在单一频率周期内编译四个x86指令。这四组指令编译器由三组简单编译器（SimpleDecoder）与一组复杂编译器（Com

7、plexDecoder）组成。四组指令编译器中，仅有复杂编译器可处理最多由四个微指令所组成的复杂x86指令。如果不幸碰到非常复杂的指令，复杂编译器就必须呼叫微码循序器（MicrocodeSequencer），以便取得微指令序列。为了配合超宽的编译单元，Core微架构的指令读取单元在一个频率周期内，从第一阶指令快取中，抓取六个x86指令至指令编译缓冲区（InstructionQueue），判定是否有符合宏指令融合的配对，然后再将最多五个x86指令，交派给四组指令编译器。四组指令编译器在每个频率周期中，发给保留站（ReservationS

8、tation）四个编译后的微指令，保留站再将存放的微指令交派（dispatch）给五个执行单元。　因为x86指令集的指令长度、格式与定址模式都相当混乱，导致x86指令解码器的设计是非常困难的。但是如今的局面已经有所改变，