电子科大 第5章 嵌入式系统实验平台硬件介绍

电子科大 第5章 嵌入式系统实验平台硬件介绍

ID:34398264

大小:1.15 MB

页数:85页

时间:2019-03-05

电子科大 第5章 嵌入式系统实验平台硬件介绍_第1页
电子科大 第5章 嵌入式系统实验平台硬件介绍_第2页
电子科大 第5章 嵌入式系统实验平台硬件介绍_第3页
电子科大 第5章 嵌入式系统实验平台硬件介绍_第4页
电子科大 第5章 嵌入式系统实验平台硬件介绍_第5页
资源描述:

《电子科大 第5章 嵌入式系统实验平台硬件介绍》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、UP-TECHS2410/P270DVP教学平台第5章基于S3C2410的系统硬件设计实验平台硬件资源:UP-CPUS2410核心板:基于ARM920内核的SAMSUNGS3C2410处理器,系统稳定工作在202MHz主频,实现了MMU、AMBA总线64MBSDRAM64MBNandFlash1个IO控制的LED平台主板资源:8寸640*480TFT真彩LCD8通道10位AD转换/AC97AD输入触摸屏PS2鼠标键盘接口(MEGA8扩展)IDE接口、IC卡接口、SD/MMC接

2、口、CF卡接口17键数字键盘(MEGA8扩展)4个主USB口,1个从USB口2位LED数码管(CPLD驱动)1个DM9000100M网卡实时时钟2个RS232标准串口、1个RS485接口、CAN总线接口32位总线和可复用资源168Pin扩展接口2第5章基于S3C2410的系统硬件设计实验平台硬件资源:平台主板资源:板载UP-LINKJTAG调试器,另有20pin标准仿真器接口AD电位器VGA接口和视频信号输出DA接口直流电机模块(闭环测速功能)IIC接口、IIC存储器2

3、片、SPI接口IIS音频CODEC/AC97音频CODECPWMDA输出8*8矩阵LED显示模块(CPLD驱动)立体声耳机、线路、MIC接口1个可产生中断的按键红外通信IrDA3个IO控制的LED3第5章基于S3C2410的系统硬件设计主要内容1S3C2410A简介2S3C2410A的存储器映射3中断4DMA5时钟和电源管理6I/O接口7定时器8UART接口9AD转换10LED与键盘接口11LCD与触摸屏接口4第5章基于S3C2410的系统硬件设计5.1S3C2410简介S3C241

4、0是Samsung公司推出的16/32位RISC处理器,主要面向手持设备以及高性价比、低功耗的应用。CPU内核采用的是ARM公司设计的16/32位ARM920TRISC处理器。S3C2410A提供一组完整的系统外围设备:1.8V/2.0V内核供电,3.3V存储器供电,3.3V2个USB主设备接口,1个USB从设备接口;外部I/O供电;4通道PWM定时器和1通道内部定时器;具有16KB的ICache和16KB的DCache以及看门狗定时器;MMU;117位通用I/O口和24通道外部中断源

5、;外部存储器控制器;电源控制模式包括:正常、慢速、空闲和掉电LCD控制器提供1通道LCD专用DMA;四种模式;4通道DMA并有外部请求引脚;8通道10位ADC和触摸屏接口;3通道UART和2通道SPI;具有日历功能的RTC;1通道多主机IIC总线和1通道IIS总线控制器;使用PLL的片上时钟发生器。SD主接口版本1.0和MMC卡协议2.11兼容版;5第5章基于S3C2410的系统硬件设计5.1.1S3C2410A的特点体系结构LCD控制器STNLCD显示特性系统管理器T

6、FT彩色显示特性NANDFlash启动装载器看门狗定时器Cache存储器IIC总线接口时钟和电源管理IIS总线接口中断控制器USB主设备具有脉冲带宽调制(PWM)的定USB从设备时器SD主机接口RTC(实时时钟)SPI接口通用I/O口工作电压UART封装DMA控制器A/D转换和触摸屏接口6第5章基于S3C2410的系统硬件设计S3C2410结构框图S3C2410A引脚描述参考教材7第5章基于S3C2410的系统硬件设计[不使用NANDFlash作为启动ROM]

7、[使用NANDFlash]作为启动ROM]注意:①SROM表示是ROM或SRAM类型的存储器;②SFR指特殊功能寄存器。图S3C2410A复位后的存储器映射8第5章基于S3C2410的系统硬件设计5.1.2存储器控制器S3C2410A的存储器控制器提供访问外部存储器所需要的存储器控制信号。特性支持小/大端(通过软件选择)地址空间:每bank有128M字节(总共有8个banks,共1G字节)除bank0(只能是16/32位宽)之外,其他bank都具有可编程的访问大小(可以是8/16/32位宽)

8、总共有8个存储器banks(bank0~bank7)其中6个banks用于ROM,SRAM等剩下2个banks用于ROM,SRAM,SDRAM等7个固定的存储器bank(bank0~bank6)起始地址最后一个bank(bank7)的起始地址是可调整的最后两个bank(bank6~bank7)的大小是可编程的所有存储器bank的访问周期都是可编程的总线访问周期可以通过插入外部等待来延长支持SDRAM的自刷新和掉电模式9第5章基于S3C2410的系统硬件设计存储器映

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。