用vhdl实现数字时钟的设计60139

《用vhdl实现数字时钟的设计60139》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

维普资讯http://www.cqvip.com山西电子技术应用实践2008年第1期用VHDL实现数字时钟的设计刘竹林李晶骅(十堰职业技术学院电子工程系，湖北十堰442000)摘要：以一款数字钟设计为例，较详细的介绍了如何用VHDL语言设计数字电路，并给出了部分程序、仿真波形图，并在MAX+pluslI中进行编译、仿真、下载。由此说明利用VHDL开发数字电路的优点。关键词：VHDL；设计；数字钟；应用电路中图分类号：TN953文献标识码：A示时、分、秒6个数字的数字钟，则需要6个七段显示器。若0引言同时点亮这6个七段显示器，则电路中会产生一个比较大的VHDL硬件描述语言在电子设计自动化(EDA)中扮演电流，很容易造成电路烧坏，我们通过扫描电路来解决这一着重要的角色，它的出现极大的改变了传统的设计方法、设问题，通过产生一个扫描信号CS(0)一CS(5)来控制6个七计过程乃至设计观念。由于采用了“自顶向下”(Top一13own)段显示器，依次点亮6个七段显示器，也就是每次只点亮一的全新设计方法，使设计师们摆脱了大量的辅助设计工作，个七段显示器。只要扫描信号cs(0)一cs(5)的频率超过人而把精力集中于创造性的方案与概念构思上，用新的思路来的眼睛视觉暂留频率24Hz以上，就可以达到尽管每次点亮发掘硬件设备的潜力，从而极大地提高了设计效率，缩短了单个七段显示器，却能具有6个同时显示的视觉效果，而且产品的研制周期。显示也不致闪烁抖动。这种设计方法首先从系统设计人手，在顶层进行功能方其中6位扫描信号一方面控制七段显示器依次点亮，一框图的划分和结构设计。在方框图一级进行仿真、纠错，并方面控制6选1选择器输出相应显示数字。用硬件描述语言对高层次的系统行为进行描述，在系统一级2模块设计进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由2．1VHDL语言的基本结构于设计的主要仿真和调试过程是在高层次上完成的，这不仅一个独立的设计实体通常包括：实体(ENTITY)、结构有利于早期发现结构设计上的错误，避免设计工作的浪费，而体(ARcHITECrURE)、配置(CONFIGI瓜AT10N)、包集合且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。(PAcKGE)、和库(LIB1)5个部分。其中实体用于描述1用vHDL设计一款数字钟所设计的系统的外部接口信号；构造体用于描述系统内部的结构和行为；建立输入和输出之间的关系；配置语句安装具我们设计的数字时钟原理框图如图1。其基本功能划体元件到实体一结构体对，可以被看作是设计的零件清单；分为：计数模块(包括秒、分、时)、译码模块、扫描显示控制模包集合存放各个设计模块共享的数据类型、常数和子程序块。计数模块由两个60进制计数器和一个24进制计数器组等；库是专门存放预编译程序包的地方。Ⅵ{I)L程序设计基成，分别对秒、分、小时进行计数，当计数到23点59分59秒本结构如图2。的时候，即一天结束，计数器清零，新的一天重新开始计数。⋯‘--一一’--一一一一一一‘-一’^2．2．1计数模块(建立VHDL语言的工程文件)计数模块由两个60进制计数器和一个24进制计数器组成，分别对秒、分、小时进行计数。其VHDL源程序相差图1数字时钟原理框图不大由于篇幅有限，这里我们以秒模块的实现为例。程序如秒计数器的计数时钟信号为1Hz的标准信号，可以由系下：统板上提供的4MHz信号通过2分频得到。秒计数器的进libraryieee：位输出信号作为分钟计数器的计数信号，分钟计数器的进位useieee．std—loNc一1164．all；输出信号又作为小时计数器的计数信号。设计一个同时显entitytaunter一60一bcdis收稿日期：2007—06—04第一作者刘竹林男27岁助教 维普资讯http://www.cqvip.com48山西电子技术2008年port(cen，clk，setfime：instd—logic；S—ten：S—ten+1；q—one~outintegerrange0to9；elseq—ten：outintegerrange0to9；S—ten：=0；co：outstd—logic)；endif；endcounter—60——bed；endif；architecturert1ofcounter一60一bcdiSendif；signalCO0"std—logic；endif；signalclkI：std—logic；q—one<=S—one；componentdffisq—ten<=S—ten；port(clk，d：instd—logic；ifS—ten=5andS—one9thenq：outstd，logic)；co<=’1’：endcomponent；elsebeginco<=’0’：process(clk)endif；variableS—one：integerrange0to9；endprocess；variableS—ten~integerrange0to9；dkI<=notclk；beginU1：dffportmap(clkI，co，co)；ifclk’eventandclk=’1’then2．2．2多路选择控制模块ifsettime=’1’then多路选择控制模块中扫描控制电路产生扫描信号一方ifS—one<9then面控制6个七段显示器每次只点亮一个七段显示器；另一方S—one：S—one+1；面同时控制6×1多路选择器输出相应的显示数字。由于篇else幅有限代码就省略了。S—one：0：2．2．3显示译码模块的设计ifS—ten<5then该模块描述了一个共阴极数码管显示驱动电路，其输入S—ten：S—ten+1：为选择控制模块的输出，输出信号分别接在数码管的的7个rise段。例如当输入为‘0’时，输出就为“1111110”，数码管显示S—ten：=0；0。由于篇幅有限代码就省略了。endif；3各模块的编译、仿真endif；各模块设计完成后，就要对其进行功能仿真。打开elsifcen=’1’thenMAX+plusII，选择菜单File／New命令，进入出现对话框选ifS—one<9then择中选择“TextEditorFile”选项，即进入文本编辑方式新建S—one：=S—one+1：一个工程。在编译之前要此工程设置为当前工程。若没有dse错误则编译通过。新建仿真文件，输入保存。这里以秒模块S—one~=0：的仿真为例，其结果如图3。ifs—ten<5then图3秒模块的仿真结果口选择下载方式、下载器件型号最后点击Configure按钮将4综合程序写入芯片中。连接外围器件即可工作。在编译各模块的同时，生成符号文件，把各符号文件按照6结束语逻辑功能连接起来(如图4)，当然也可以利用元件例化语句进行，然后加上输入输出端口构成顶层系统然后在进行编译。本文通过数字钟实现的例子展现出了现代电子设计新方法一EDA技术的灵活性，层次化设计方式的优点。VHDL5程序下载至芯片语言具有很强的电路描述和建模能力，能从多个层次对数字1)点击主菜单Assign／Pin／Location／Chip进行芯片脚位系统进行建模和描述，从而大大简化了硬件设计任务，提高设置。2)将实体定义的端口名字和下载芯片的管脚进行具了设计效率和可靠性。用VHDL语言实现电路设计者可以体对应。3)最后再进行一次编译，这时系统将产生可以向专心致力于其功能的实现，而不需要对不影响功能的与工艺EPFIOKIO下载的文件。4)将带芯片的实验板通过下载电(下转第54页)缆与计算机并口相连，然后给实验板通电。5)打开下载窗 维普资讯http://www.cqvip.com54山西电子技术2008年4)系数，一般取为0．06-02。[4]刘海，郝志峰，林智勇．改进遗传交叉算子求解TSP问33仿真结果题[J]华南理工大学学报(自然科学版)，2002，30(12)：71—73．设有12个城市(或景点)，今从某市出发遍历各城市，使之旅行费用最少(即找出一条旅费最少的路径)。我们取种群代数为80，染色体个数为100，变异概率为02，评价函数魍alpha=01；利用Matlab所编的函数只要花7094秒就可以g堪得到最短路线。染色体种群进化过程实例如图3所示：蛊熬参考文献霰：[1]周明，孙树栋遗传算法原理及应用[M]．北京：国m-T-I1增L、；业出版社．2002．一[2]刘勇，康立山，陈毓屏，等．非数值并行算法一遗传算法[M]．北京：科学出版社，1995．染色体种群进化代数[3]许家玉，经亚枝．基于DSP+FPGA的遗传算法硬件实图3染色体种群进化过程现[J]．微计算机信息，2005，21—1：127—128SolutionofTravelingSalesmanProblemBasedonGeneticAlgorithmWangShui—pingLuHuaZhaoGuang-yu(NavalRepresentativesOfficeofShanghaiPowerStationAuxiliaryEquipmentWorksCo．，Ltd，Shanghai200090，China)Abstract：Theworkingmethodoftravelingsalesmanproblembasedongeneticalgorithmisgiveninapplication，andcombiningthepracticalexample，theprocessofthesolutionandtheresultssimulationarealsointroducedinthispaperAccordingtotheanaly—sis，theimprovedgeneticalgorithmcangetthebetterresultthanthetraditionalgeneticalgorithm．Thisshowsthatthemethodhasbetterfeasibilityandpracticability．Keywords：TSP；geneticalgorithm；C~Ve／"operator(上接第48页)重要设计手段和发展方向。相关的因素花费过多的时间和精力。它必将是现代电子的图4系统顶层图参考文献[3]樊国梁．VHDL语言设计数字电路[J]．国外电子测量[1]侯伯亨．VHDL描述语言与数字逻辑电路设计[M]．西技术，2005(2)．安：西安电子科技大学出版社，1999．[4]刘丽华．专用集成电路设计方法[M]．北京：北京邮电[2]潘松，黄继业．EDA技术实用教程[M]．科学技术出版大学出版社，2000．社．2002．RealizationofDigitalElectroCircuitsDesigningwithVHDLLiuZhulinLiJing-hua(Dept．ofElectronicsEng．，ShiyanTechnicalInstitute，Shiy~nHubei442000，China)Abstract：ByshowingsomeprcNramcodesandemulationalwavecharts，thepaperintroducesthewayto&signdigitalelectrocir—cultswithVHDLindetailsandgivesUSanexampleofdesigningadigitalclock．Anditcompiles，emulatesanddownloadstheminM_AX+．pluslI，whichelucidatestheadvantagesofdevelopingdigitaldectrocircuitswithVHDL．Keywords：VI-K)L；design；digitalclock；applicationelectrocircuits