fpga_asic-卷积码的viterbi高速译码方案

fpga_asic-卷积码的viterbi高速译码方案

ID:34366019

大小:329.73 KB

页数:5页

时间:2019-03-05

fpga_asic-卷积码的viterbi高速译码方案_第1页
fpga_asic-卷积码的viterbi高速译码方案_第2页
fpga_asic-卷积码的viterbi高速译码方案_第3页
fpga_asic-卷积码的viterbi高速译码方案_第4页
fpga_asic-卷积码的viterbi高速译码方案_第5页
资源描述:

《fpga_asic-卷积码的viterbi高速译码方案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、投稿栏目:嵌入式与SOC——PLDCPLDFPGA应用卷积码的Viterbi高速译码方案AHigh-speedviterbi-decodingSchemeforConvolutionalCode1(1.南京师范大学分析测试中心,2.南京师范大学物理科学与技术学院)刘国锦王济211生时斌朱晓舒(1.AnalysisandTestingCenterofNanjingNormalUniversity,2.SchoolofPhysicsand12TechnologyofNanjingNormalUniversity)LIUGuo

2、-jinWANGJi-sheng摘要:本文探讨了无线通信中广泛涉及的差错控制问题,介绍了卷积码的编译码原理。提出了一种卷积码编码,及其高速Viterbi译码的实现方案,对译码的各个组成部分作了分析,并在FPGA中实现了该译码方案。仿真结果表明,在纠正能力范围内,能够正确纠错并译码,且具有高速译码的优点,达到了预期的效果,该设计方案可以非常容易地应用到很多差错控制的通信系统中。Abstract:Thispaperdiscussestheissueoferror-controlinvolvedwidelyinwireless

3、communications,andintroducesthecodingandendcodingprincipleofConvolutionalCode.AschemeofencodingofConvolutionalCodeanditshigh-speedviterbidecodingisproposed,andthecomponentsofdecodingareanalysed,thentheschemeisimplementedinFPGA.Thesimulationresultindicatesthatitca

4、ncorrecttheerrorbitsexactlywithintherangeofcapabilityerror-correcting,andithastheadvantageofhigh-speeddecoding.Prospectiveeffectisrealized.Thisdesignschemecanbeappliedeasilyinmanycommunicationsystemswitherror-control.关键词:差错控制;卷积码;Viterbi译码;寄存器交换Keywords:error-con

5、trol;ConvolutionalCode;viterbidecoding;register-exchange中图分类号:TN492文献标识码:A0引言在无线通信过程中,由于信道中噪声干扰的存在,会不可避免地造成发送端的码元经过有噪信道到达接收端后,接受的码元中发生了差错,从而影响了无线数据通信的可靠性。为了提高数据传输的可靠性,通常在发送端对数据进行差错控制编码,也称为信道编码。在GSM及CDMA移动通信系统中,信道编码方案都广泛采用卷积码。在GSM系统的全速率业务信道(TCH/FS)中,采用1/2码率的(2,1,4

6、)卷积编码。在CDMA系统中,正向信道和反向信道中分别采用(2,1,9)和(3,1,9)两种卷积编码方案,并结合块交织,进行信道的差错控制编码,以降低移动通信系统的误码率,保证数据传输的质量。卷积码的译码有两种方案,一种是寄存器交换法(RE),一种是回溯法(TB)。两种方案各有利弊,应基于不同的应用场合,合理选择译码方案。在低速通信场合,可以选择回溯法,但是在高速通信中,高数据速率必然要求有高的编译码速率。若采用回溯法,则要求回溯速率是译码输出速率的几十倍,显然如果输出速率很高,回溯速率必然更高,甚至无法实现,这时采用寄

7、存器交换法便能更好适应高速译码的需要。本文主要讨论一种(2,1,4)卷积码的编译码原理,及其高速Viterbi译码的FPGA实现,并对结果做了分析。1、卷积码的编译码原理1.1卷积码的编码原理卷积码是爱里斯(Elias)在1955年提出的,它与分组码不同。卷积码编码器把k比特信息段编成n比特的码组,这个n比特的码组不仅同当前输入的k比特信息段有关,还与前面的(N-1)个信息段有关,N称为约束长度。卷积码可以用矩阵和多项式表示,编码器可以用移位寄存器和模2加法器实现。本文所讨论的(2,1,4)卷积码,k=1,n=2,码率为

8、1/2,约束长度N=5(即存储长度m=4),多项式为G0=(23)=10011,G1=(35)=11101,图1是(2,1,4)卷积编码的结构图。图1(2,1,4)编码器结构图由编码结构图,可以得出编码输入输出码元之间的关系:Cmmm=⊕⊕iiii03−−4Cmmmm=⊕⊕⊕iiiii11−−−24其中,m为输入码元

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。