欢迎来到天天文库
浏览记录
ID:34360852
大小:52.00 KB
页数:8页
时间:2019-03-05
《选择性生长技术制备gan薄膜的研究进展》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、“半导体技术”2007年第32卷第2期8技术论文“摘要”8趋势与展望8P93-选择性生长技术制备GaN薄膜的研究进展技术专栏(新型半导体材料)P97-高k栅介质材料的研究进展P101-GaN体单晶生长技术研究现状P106-Ф200mm太阳能用直拉硅单晶生长速率研究P109-纳米粉体对TiO2压敏陶瓷晶界势垒结构的影响器件制造与应用P113-大功率半导体激光器二维阵列光纤耦合技术P117-一种高线性度CMOS混频器的设计P121-基于FDTD的薄膜体声波谐振器的数值分析P125-光分叉复用器技术及
2、其应用P129-超宽带微波光纤延迟线工艺技术与材料P133-微电子制造中Ti的湿法蚀刻P138-磁控溅射Cu膜的表面形貌演化研究P142-无铅转移与过渡技术集成电路设计与开发P147-一种高阶1bit插入式∑-Δ调制器的设计P150-外部型数字电路进化设计研究P154-集成电感设计优化方法P158-LDMOS微波功率放大器分析与设计P162-流水线ADC低功耗结构研究封装、测试与设备P167-功率载荷下叠层芯片封装的热应力分析和优化P170-数字下变频器HSP50216原理及测试模式的使用P17
3、4-通过TRL校准提取管芯S参数的技术P178-快速热退火对SPV法测试氧化硅片中铁的影响88趋势与展望选择性生长技术制备GaN薄膜的研究进展张帷,刘彩池,郝秋艳(河北工业大学材料学院,天津300130)摘要:Ⅲ族氮化物化合物半导体GaN是目前半导体领域的研究热点之一,具有宽禁带、高温下物理、化学性质稳定等特点,在光电子、微电子等领域有广泛的应用。降低缺陷密度制备高质量的GaN外延层是生产高性能和高寿命GaN器件的关键,也是人们始终致力于研究的内容,本讨论对近年来发展的一种采用选择性生长技术生长
4、GaN的方法、原理、进展情况进行了介绍。技术专栏(新型半导体材料)高k栅介质材料的研究进展蔡苇,符春林,陈刚(重庆科技学院冶金与材料工程学院,重庆400050)摘要:综述了超薄SiO2栅介质层引起的问题、MOS栅介质层材料的要求、有希望取代传统SiO2的高K栅介质材料的研究进展。提出了高k栅介质材料研究中需进一步解决的问题。GaN体单晶生长技术研究现状徐永宽(中国电子科技集团公司第四十六研究所300220)摘要:回顾了GaN体单晶材料的发展历程并介绍了研究现状。主要讨论了HVPE法和气相传输法等
5、气相生长方法,以及HNPSG、助溶剂法、氨热法、提拉法等熔体生长方法。针对每种生长方法,阐述了其生长原理、特点及研究现状。Ф200mm太阳能用直拉硅单晶生长速率研究任丙彦,羊建坤,李彦林8(河北工业大学材料学院,天津300130)摘要:介绍了Ф200mm的太阳能用直拉硅(CZSi)单晶生长中,采用热屏、复合式导流系统及双加热器改造直拉炉的热系统,进行不同热系统下的拉晶试验,平均拉速从0.6mm/min提高到0.9mm/min。用有限元法模拟了氩气的流场及单晶炉的热场,模拟结果表明:改造后的氩气流
6、场被优化,界面附近的晶体纵向温度梯度增加,熔体纵向温度梯度减小。纳米粉体对TiO2压敏陶瓷晶界势垒结构的影响严继康1,甘国友1,陈海芳1,张小文2,孙加林3(1.昆明理工大学材料与冶金工程学院,昆明650093;2.昆明物理研究所,昆明650223;3.云南省科学技术协会,昆明650021)摘要:采用实验方法研究了纳米粉体对TiO2压敏陶瓷晶界势垒结构的影响。采用扫描电镜测试了样品的显微结构。基于热电子发射理论和样品的电学性能计算了TiO2压敏陶瓷的势垒结构。在室温至320℃范围内,测试T
7、iO2压敏陶瓷样品的电阻率ρ。通过样品的lnσ-1/T曲线计算了TiO2压敏陶瓷材料的晶界势垒结构。讨论了显微结构和势垒结构对TiO2压敏陶瓷电学性能的影响。结果表明,合适的纳米TiO2加入量为x=5mol%。器件制造与应用大功率半导体激光器二维阵列光纤耦合技术刘秀玲1,2,徐会武2,赵润2,王聚波1,2,花吉珍2,陈国鹰1(1.河北工业大学信息工程学院,天津300130;2.中国电子科技集团公司第十三研究所,石家庄050051)摘要:介绍了大功率半导体激光器二维阵列的光纤耦合技术,其中有整
8、形耦合法、偏振合束法和波长合束法。用光线追迹法进行了二维阵列的光纤耦合模拟,对结果进行了分析,提出了改进办法,为进一步开展二维阵列的光纤耦合工作提供了有益的借鉴。一种高线性度CMOS混频器的设计吴明明,叶水驰(哈尔滨工业大学卫星技术研究所,哈尔滨150080)8摘要:采用线性化技术改进的混频器结构提高了线性度。采用TSMC0.18μmRFCMOS模型进行了电路仿真。仿真结果:在电源电压为1.8V时,输入三阶截断点(IIP3)为10.3dBm,输入1dB压缩点(P-1dB)为-3.5dBm,增益为
此文档下载收益归作者所有