基于ieee-1394协议的链路层软核设计 (1)

《基于ieee-1394协议的链路层软核设计 (1)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、代号10701学号1078490689分类号TN4密级公开题（中、英文）目基于IEEE-1394协议的链路层软核设计DesignofLinkLayerSoftCoreBasedonIEEE-1394作者姓名学科门类文耀民工学指导教师姓名、职务学科、专业戴显英教授软件工程提交论文日期二〇一三年一月西安电子科技大学学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究

2、成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再撰写的

3、文章一律署名单位为西安电子科技大学。（保密的论文在解密后遵守此规定）本学位论文属于保密，在本人签名：导师签名：年解密后适用本授权书。日期:日期:摘要摘要随着家电技术与计算机技术的不断融合，多媒体信息传输要求越来越高。IEEE-1394高性能串行总线，以传输速度高、支持即插即用、支持点对点传输、成本低、易使用等优点，在当今多媒体高速传输设备方面广泛使用。本文基于对IEEE-1394协议体系的深入研究与分析，采取自顶向下的设计方法，根据1394链路层应具有的功能进行功能模块的划分。本文完成了包括链路核、主机接口、DM接口、配置存储器等模块的链路层芯片RTL级设计。其中链

4、路核模块在链路层收发数据包时调度数据，进行数据包的组包解包以及CRC计算与校验。PHY/link接口根据1394协议定义的工作方式而设计。主机接口可采用突发模式，大大提高了数据读写效率。根据RTL级设计，本文还对链路层软核进行了功能仿真，给出了包括收发确认包、等时包、循环起始包、三种异步包以及接收物理层包和自标识包的仿真波形，仿真结果完全符合IEEE-1394标准，并实现了数据命令的正确传输，由此证明了本文设计的IEEE-1394链路层软核的可用性。关键词：IEEE-1394链路层RTL级设计AbstractAbstractWiththecontinuedinteg

5、rationofhomeappliancesandcomputertechnologies,therequirementofinformationtransmissionformultimediaisincreasinghigherandhigher.Forhigh-speedtransmission,point-to-pointtransmission,lowcost,easytouseandsomeotheradvantages,theIEEE-1394high-performanceserialbusisnowwidelyusedintoday'shigh-sp

6、eedtransmissionmultimediadevice.BasedontheIEEE-1394protocolsystem,takingatop-downdesignmethodology,the1394linklayerfunctionsshouldhaveadivisionofthefunctionalmodules.ThelinklayerchipRTL-leveldesignconsistsoflinkcore,hostinterface,DMinterface,CFRandFIFOmodules.Linkcoremoduleschedulesdata

7、,calculatsandchecksCRCwhenlinklayerissendingorreceivingpackets.PHY/linkinterfaceisdesignedinaccordancewiththe1394protocoldefined.Burstmodeofhostinterfacecanbeusedtogreatlyimprovetheefficiencyofreadingandwrittingdata.AccordingtoRTL-leveldesign,linklayerchipfunctionalsimulationis