应用于流水线型折叠内插模数转换器比较器设计论文

应用于流水线型折叠内插模数转换器比较器设计论文

ID:34187440

大小:3.28 MB

页数:66页

时间:2019-03-04

应用于流水线型折叠内插模数转换器比较器设计论文_第1页
应用于流水线型折叠内插模数转换器比较器设计论文_第2页
应用于流水线型折叠内插模数转换器比较器设计论文_第3页
应用于流水线型折叠内插模数转换器比较器设计论文_第4页
应用于流水线型折叠内插模数转换器比较器设计论文_第5页
资源描述:

《应用于流水线型折叠内插模数转换器比较器设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西安电子科技大学硕士学位论文应用于流水线型折叠内插模数转换器的比较器设计姓名:杨靖申请学位级别:硕士专业:微电子学与固体电子学指导教师:杨银堂201201摘要lIIIIlilleII[UIIIIIlY2067211为了适应模数转换器高速、高精度、低功耗的发展需求,设计一款满足模数转换器应用需求的比较器成为了一个研究热点。基于预放大.锁存理论,本文设计了一款应用于高速流水线型折叠内插模数转换器的CMOS比较器。该比较器由具有分布式T/H电路的前置预放大器,以及以反相器首尾连接构成的双稳态结构作为核心的动态锁存器组成。前置预放大器采用正

2、负电阻并联作为负载,使得运放在获得大的带宽的同时达到较高的增益,从而有效提高比较器的速度,并且降低比较器输入失调电压。为了指导实际电路设计,本文使用MATLAB/SIMUL玳K软件平台搭建了比较器系统级模型,对比较器的失调进行了定性和定量分析,并通过蒙特卡洛仿真分析进行了验证,实现了动态锁存器失调的优化设计。该比较器基于SMICO.18}tmlP6M1.8V混合信号CMOS设计实现,采用CadenceSpectre仿真软件进行了仿真验证。结果表明,该比较器满足高速流水线型折叠内插模数转换器的应用要求,它的最坏传输延时为6lOps,输

3、入失调电压为14.1848mV,整个比较器正常工作时的平均功耗为0.2829mW。关键词:CMOS比较器系统级模型失调AbstraetAbstractSoastomeetthedemandofdevelopinghighspeed,highresolutionandlowpoweranalogdigitalconverters,theresearchofdesigningcomparatorswhichCansatisfytheapplicationneedsofanalogdigitalconvertershasbecominga

4、hotspot.Basedonthepreamplifier-latchtheory,thisworkshowsaCMOScomparator,whichwillbeappliedinahighspeedpipelinedfoldingandinterpolatinganalogdigitalconverter.ThiscomparatorconsistsofapreamplifierWimdistributedT/Hcircuitsandadynamiclatch,withabistablestructure嬲itscore,wh

5、ichisbuildupbytwoinvertersend-to-endconnected.Thepreamplifiertakesaparallelconnectedstructureofpositiveandnegativeresistorsasitsload,whichmakesitpossibletoachievebothbigbandwidthandhighgain,alsoeffectivelyincreasestheresponsespeedanddecreasestheinputoffsetvoltageofthec

6、omparator.Inordertoguidetherealcircuitsdesign,theworkestablishesasystemlevelmodelforthecomparatorbythesoftwareplatformofMATLAB/SIMULINK.Basedonthedetailedcircuitsdesign,aqualitativeandquantificationanalysisoftheoffsetvoltageofthecomparatorisgiveninthiswork.Theanalysisr

7、esultsarevalidatedthroughtheMonteCarlosimulation.Witlltheuseoftheobtainedresults,aoptimizationoftheoffsetvoltageofthedynamiclatchisgiven.BasedontheSMICO.18I.tmlP6M1.8Vmixed—signalCMOSfoundry,adesigningvalidationisgotthroughCadenceSpectresimulationsoftware.Simulationres

8、ultsshowthatthetransitiondelayunderworstcasesis6lOps,theinputoffsetvoltageis14.1848mVandtheaveragepowerdissipationoft

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。