高速大容量固态存储系统设计与实现

高速大容量固态存储系统设计与实现

ID:34157767

大小:5.10 MB

页数:108页

时间:2019-03-03

高速大容量固态存储系统设计与实现_第1页
高速大容量固态存储系统设计与实现_第2页
高速大容量固态存储系统设计与实现_第3页
高速大容量固态存储系统设计与实现_第4页
高速大容量固态存储系统设计与实现_第5页
资源描述:

《高速大容量固态存储系统设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、高速大容量固态存储系统设计与实现作者姓名范晓星导师姓名、职称李鹏教授一级学科电子科学与技术二级学科信息对抗申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1202121174分类号TP33密级公开西安电子科技大学硕士学位论文高速大容量固态存储系统设计与实现作者姓名:范晓星一级学科:电子科学与技术二级学科:信息对抗学位类别:工学硕士指导教师姓名、职称:李鹏教授提交日期:2014年12月DesignandImplementationoftheHigh-speedLarge-capacitySolid-stateStorrageSystemAthesissubm

2、ittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByFanxiaoxingSupervisor:Prof.LipengDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得

3、西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文

4、在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着科学技术的发展,装备面临的信号环境越来越复杂,研制周期也越来越短。在这些系统的研制和测试阶段,一种能够在试验过程中将电磁信号实时、高精度记录下来的大容量存储系统就变得十分必要。通过存储系统记录的数据,可以进行事后分析、研究改进算法或设计。为满足试验的需求,这种存储系统必须具备高带宽、大容量的特点。在项目需求背景下,本文分析各种要求指标,给出系统的总体设计方案。以SSD固态盘为存储载体,通过使用多块SSD盘并行读写的方式,实现高带宽传输、大容量存储的目标;以Xilinx公司Virtex-5系列FPGA为开发平台,实现

5、SATA接口的固态盘存储控制器,并通过例化多个SATA控制器的方式来实现简单的RAID0磁盘阵列形式;使用FPGA提供的RocketIO高速收发器硬核来实现数据的高速串行传输,一方面完成系统与采集模块的外部接口,另一方面完成系统与固态盘之间的数据通信;采用DDR2SDRAM存储器作为系统的高速缓存,解决数据传输速度不匹配的问题。论文主要工作如下:1.分析研究了RocketIO高速收发器的结构、特性,各模块的功能与工作方式;设计实现高速数据传输功能,并完成Virtex-5FPGA与数据采集端的Virtex-6FPGA的通信测试。2.基于SATA2.0协议,设计了由应用层、传输层、链路

6、层和物理层组成的SATA控制器架构。物理层在基于RocketIO高速串行收发器通信基础上,使用VHDL硬件描述语言实现OOB信号模块和状态控制模块,并通过OOB信号与固态盘建立通信链接;设计实现链路层中的CRC校验模块、扰码模块和收发控制模块,实现了帧收发的CRC校验、扰码与解扰以及通过原语交互的控制功能;设计实现传输层的帧封装、帧解析以及状态控制模块,完成数据及命令的帧组装与帧解析功能;分析研究了嵌入式总线PLB总线,通过给SATA控制器配置PLB总线接口,使之成为基于FPGA的嵌入式系统中用户IP核,可以灵活被调用;介绍了嵌入式处理器PowerPC,通过高级语言实现命令发送的应

7、用层。3.通过MIG工具对设计的DDR2SDRAM存储器高速缓存进行了测试,验证了设计的正确性。最终的存储系统中使用MPMC对DDR2SDRAM进行控制。设计测试了外部接口模块,对多路RocketIO收发器接收到的数据采集端数据进行缓存,完成数据拼接、位宽转换等功能,最后通过NPI接口实现了对MPMC的访问。4.最后,在对SATA控制器、NPI控制器、高速缓存模块等各子模块功能进行了单项测试的基础上,使用EDK工具建立基于FPGA的嵌入式存储系统,测试I西安电子科技大

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。