高速数据缓存和开关矩阵设计与实现

高速数据缓存和开关矩阵设计与实现

ID:34147067

大小:2.96 MB

页数:94页

时间:2019-03-04

高速数据缓存和开关矩阵设计与实现_第1页
高速数据缓存和开关矩阵设计与实现_第2页
高速数据缓存和开关矩阵设计与实现_第3页
高速数据缓存和开关矩阵设计与实现_第4页
高速数据缓存和开关矩阵设计与实现_第5页
资源描述:

《高速数据缓存和开关矩阵设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、高速数据缓存和开关矩阵设计与实现作者姓名席鹏飞导师姓名、职称冯小平教授一级学科电子科学与技术二级学科信息对抗申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1202121169分类号TN82TP33密级公开西安电子科技大学硕士学位论文高速数据缓存和开关矩阵设计与实现作者姓名:席鹏飞一级学科:电子科学与技术二级学科:信息对抗学位类别:工学硕士指导教师姓名、职称:冯小平教授2014提交日期:年12月DesignandImplementationofHigh-SpeedDataBufferandDataSwitchAthes

2、issubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByXiPengfeiSupervisor:Prof.FengXiaopingDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论

3、文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同

4、时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着现代社会的信息化程度越来越高,各种满足人们需求的信息量也在急剧增加,如此海量信息的高速、可靠、实时传输便成为研究人员关注的一个热点。由于业界之前广泛采用的是并行传输技术,其存在时钟和数据无法精确对齐、PCB布线困难以及信号间串扰严重等缺陷,使得传输速率的提升已经达到设计瓶颈,但仍不能满足日益增长的高速要求。而最近几年新兴的高速串行传输技术由于具有更高的带宽、更强的抗干扰能力和更便捷易

5、用的接口等优点,正在迅速成为业界最流行的设计方式。在高速串行接口的具体实现过程中,越来越多的开发人员偏向于采用现场可编程门阵列(FPGA),其具有的良好可重构性、设计简单易实现等优点使得FPGA成为一种高性价比的技术手段。本论文以Xilinx公司FPGA作为实现平台,在深入研究高速串行收发器RocketIOGTX的基础上,完成了高速数据采集与存储系统的设计与实现。本系统以Virtex-6系列FPGAXC6VLX240T为设计平台,构建了高速数据开关矩阵,能够对ADC采集的射频信号进行分流控制,并实时存入SATA接口的磁盘阵列,并能通过专用高速接

6、口对存储数据进行高速下载,将回读数据送至本地计算机和用户设备。本论文取得的主要研究成果为:1.完成了高速数据串行接口的设计与实现。针对高速串行传输技术的特点,深入研究并分析了RocketIOGTX的组成结构和工作原理。RocketIO作为精密器件,内部结构和参数配置十分复杂,采用普通的调用底层原语的方式非常麻烦和容易出错,而借助于Xilinx公司提供的IP核开发向导则使得设计变的简单易用。首先进行了GTX自身的环回测试,测试成功说明参数配置的正确,确保了基本通信链路的建立。其次进行了不同FPGA的GTX通信测试。由于GTX工作在很高的时钟频率控

7、制下,其对于时钟的要求非常严苛,因此此处的时钟配置方式需要做出进一步修正,采用专用参考时钟路由驱动的方式。通过实际测试发现,RocketIO运行速率稳定可达3Gbps,满足该系统的要求。2.完成了高速数据缓存和开关矩阵的设计与实现。由于系统前端采集模块和后端磁盘阵列之间数据速率的差异,因此必须对数据速率进行转换和分流控制。本设计采用异步FIFO完成数据速率的匹配。接着对高速数据缓存和开关矩阵的具体实现方法进行了分析和设计,包括存储数据的分流、回读数据的合路和其他高速串行接口的设计,并在硬件平台上测试了实际的传输效果。整个模块采用VerilogH

8、DL编写源代码,并进行了功能仿真和硬件测试,测试结果表明,该模块功能正确,运行稳定,满足系统的要求。I西安电子科技大学硕士学位论文关键词:高速串行技术

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。