资源描述：
《基于双cpu逻辑分析仪的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第卷第期增刊仪器仪表学报年月基于双逻辑分析仪的设计与实现,’’陆绮荣邹自明,桂林工学院电子与计算机系桂林,上海理工大学光学与电子信息工程学院上海,、、,摘要以双为核心由数字信号发生模块路逻辑信号采集模块路波形显示和存储模块构成此样机可完成对数据信、调整、处理、,,。号的采集判断和显示满足数据域测试和逻辑分析的要求是一种经济适用的测试仪器关扭词双逻辑分析仪经济设计·,’,。￡‘二。,￡夕。人,。心,户户饰夕阮阮君。。‘￡,。￡。夕‘二夕,,,,,,,,,,川。,,,片及电路构成系统牢靠输出稳定但灵活性差系,规。引言统设计复杂模大图,单控制方式利用的强大功能完、
2、、、显示及,逻辑分析仪是数字系统进行逻辑分析的重要工成数据采集存储处理数字信号发生等功能,,口,具川但通常逻辑分析仪价格昂贵很多小型企业和个但单方式由于接资源有限硬件设计相。,,、,人望而却步针对这部分用户本文设计了一款逻辑对复杂软件设计也庞大复杂而且受到采样频率及,,,。定时分析仪实验结果证明该仪器运行可靠可对数据机时的限制其灵活性也降低信号进行采集、调整、处理、判断和显示,能满足数据域双控制方式考虑到系统可以分作数字,、。、,可测试的要求是一种价格低廉经济适用的测试仪器信号产生模块触发产生模块和控制输出模块采用双,,方式即利用一块产生数字信号同时利,设计
3、过程用单片机可编程的功能分时用作逻辑分析仪的预置,触发字并且为后级输出阶梯波利用第二块单片机控,、、总体方案比较和选择制输出和系统运行这样系统硬件简单外围元件少本文设计的逻辑分析仪包含数据采集部分、数字设计周期短、软件设计的难度也相应的降低,系统可扩信号发生器、逻辑序列存储及处理单元、转换、展性强。综合考虑,采用双方案来实现该结构。路信号波形输出部分。系统硬件电路的设计能实现该结构的设计方案主要有以下种系统框图如图所示。模拟与数字电路构成方式即由专用的芯数据输人和采集的设计©1994-2008ChinaAcademicJournalElectronicPub
4、lishingHouse.Allrightsreserved.http://www.cnki.net仪器仪表学报第卷集到的数据进行比较,符合条件则触发显示。触发可路信号翰入,采用单级触发字或多级触发字本文将系统设置为三,级字符触发字当连续依次浦捉到设定的个触发,、,字时开始对被测信号进行一次采集存储与显示并主机。号。出显示触发点位置。三级触发字是可,以任意设定的如在路信号中指定连续依次捕捉到两路信号、、作为三级触,,发状态字由从机数字信号发生器预置产生送波形亚加输出,厂一厂一洲广一、人主机通过程序来循环比较输入数据流和预置禅电路电路。,,。值若序列相同则触发
5、成功调用相应的程序·模拟开关逻辑分析仪信号的输出及显示从机,逻在存储结束后辑分析仪将存储的有效数字逐位码卜。,开关个取出加以显示因为多级触发信号到来是随机的所以第一个有效数字可能存人存储器的任意一个地图双逻辑分析仪框图址。但是由于中的数据是循环存储的,当存数据的采集是利用逻辑探头获取信号序列并将其储结束时最后一个有效数据必然与第一个有效数据紧,,整形,经电平变换输入到主机处理。输人探头分为数靠在一起因而在存储结束时只要地址加就为以后。,,通的读出显示做好了准备据探头和时钟探头两种其结构大体相同过探头将、。,本系统可由和示波器显示用来信号送人比较器输人信号在比
6、较器中与外部设定的,,显示设置的触发值可以与示波器同时显示字符门限电平进行比较大于门限电平的信号在相应的线。上,,以便检测不同逻辑电和波形输出高电平反之输出低电平,平的数字系统、、。门限电平可以调让路信号分时地输人到示波器上用个阶梯,,,,波来调制这路信号这样就会有个不同的电平通节本系统设计电平为的范围按级变。,,过电压的线性叠加便可在示波器上实时显示路波化系统采用高低阻分压器电路射随器作隔离提高。,,一了,〕。形如图所示图中包含组位数据流它们分别输人阻抗避免高低阻分压电路互相影响叠加在不同的电平上。由于示波器在水平时间轴上的采样时间设定展,,宽是通过锯齿波
7、扫描实现信号要能稳定显示必须系统拟定为路逻辑信号采集功能即有路输一〕,通过。是锯齿波信号扫描周期上信号波形的整数倍人探头向后级主机发送数据采集的数据速率设为,,可、,,软件编程利用示波器的外触发以实现锯齿波阶那么采样的频率最好是数据频率的倍为梯波和信号波形的同步显示。,这,样在内对路数据采样个字节各路,。数据深度为保证了存储深度数据处理、存储和触发方式的选择此,部分的功能是在甘主机中进行的完全依赖单片机的强大软件功能。首先不断的循环图分时显示路信号示意图,,,采集路数据并进行存储若拓展外部便可以大大扩展存储深度和容量。数据流在中的存储主机电路和从机电路。“”
8、。所有功能模块的数据通过主机来收发主机通常用先进先出
