六边形fpga互连结构和抗辐射布线算法分析

《六边形fpga互连结构和抗辐射布线算法分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、万方数据引言1．1FPGA简介第1章引言现场可编程门阵列(FieldPmgrammableGate蛔，FPGA)自问世以来，已被广泛应用于数字电路设计领域。FPGA之所以流行，关键优势在于其可重配置特性，通过合适的编程，FPGA可以实现其规模内的任意电路，简单如加法器、计数器以及流水灯等电路，复杂如FFT(FastFo血erTrallsfom，快速傅立叶变换)，U触H(U11iversalAsynchronollsReceiver仃1ransIlli讹r)以及CPU软核(Cen仃谢ProcessingU血Core)等电路，都可以应用FPGA来实现。并

2、且，FPGA厂商一般会提供这些常用电路的IP核，所以用户可以很方便的将这些电路实现到FPGA芯片上。有三种方法可以实现FPGA的可编程功能，基于SRAM(Static＆mdomAccessM锄。巧)单元、基于反熔丝技术以及基于浮栅器件(例如EPROM、EEPROM和闪存)编程技术。其中最普遍的技术是使用SRAM单元来控制传输晶体管、多路选择器和三态缓冲门以配置所需要的逻辑单元块和可编程布线资源。也正是凭借可编程特性，应用FPGA进行电路设计通常可以缩短项目开发时间而使产品拥有一项压倒性的优势：快速上市。例如，如果产品在系统测试时出现问题，可以通过修改

3、硬件描述语言代码，重新下载位流文件进行调试修复从而快速解决问题，而不需要像专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)等电路那样，丢弃现有芯片而重新进行电路设计和芯片制造。FPGA在结构上主要由逻辑单元块、输入输出块以及可编程互连资源组成。对电路中使用到的逻辑单元块编程可以实现一小部分逻辑电路，对电路用到的输入输出块编程可以使其作为电路的输入或者输出端口，而对可编程互连资源进行配置可以实现逻辑单元块之间或者逻辑单元块与输入输出端口之间所需要的连接，如此就可以在FPGA芯片上实现一个电路。根据布线结

4、构的不同，FPGA可以分成几种类型，如岛型结构，基于行的结构以及层次化结构。图1展示了广泛应用于学术研究领域的经典岛型FPGA结构：FPGA芯片外围是输入输出块(IOB10ck，IOB)，中间为一定规模的逻辑单元块(LogicBlock，LB)阵列。LB四周是预置的互连通道和可编程开关，互连通道可以分成水平通道和垂直通道两种，每个通道所包含的互连线段数目被称为通道宽度。可编程开关分为两种，一种位于连结盒(Co衄ectionBox，CB)中，另外一种位万方数据引言于开关盒(S谢tchBox，SB)中，CB中的开关负责将LB或IOB的引脚连接到互连线段，

5、SB中的开关负责互连线段之间的连接。图1岛型FPGA结构被广泛应用的商业FPGA芯片包括Xilin)(公司的Spartan和Virtex系列芯片，以及Altera公司的Cyclone和S似ix系列芯片。这些商业芯片的显著特征是其不仅包含通用的逻辑单元块和互连资源，而且在FPGA内部集成了乘法器、片内存储器、锁相环(PhaseLockedLoop，PLL)等专用电路，以方便用户实现复杂的功能，提高芯片的性能。1．2FPGAcAD软件系统FPGA厂商在向用户提供芯片时，需要同时提供相应的CAD(ComputerAidedDesigll)工具，如Xilil

6、l)【的ISE软件以及～tera公司的Q1】anlls工具。这些CAD软件的作用是将用户的电路描述文件一步步转换成可以下载到FPGA芯片中的位流文件，并提供时序分析结果、使用资源报告等一些信息。FPGA用户通常使用硬件描述语言(如V}玎)L，VerilogHDL等)或者原理图描述电路，而通过CAD工具生成的位流文件则包含了为了实现此电路，芯片中所有编程点需要配置的值。如图2所示，FPGACAD流程可以分成设计输入、逻辑综合、工艺映射、装箱、布局、布线、位流生成以及编程下载几个模块。设计输入是指用硬件描述2万方数据引言语言(如VHDL，VerilogH

7、DL等)或者原理图描述的电路。逻辑综合将设计输入综合成门级网表，同时删除冗余电路以简化逻辑，除了FPGA厂商提供的工具，如ISE中的XST综合工具，用户也可以使用与FPGA厂商合作的第三方综合工具，如EDA(ElectmllicDesignAutomation)公司SynopSys的DesignCompiler。工艺映射将门级网表映射为用FPGA中存在的逻辑单元如查找表(LookUpTable，LUT)以及触发器等单元描述的电路网表。装箱的目的是将工艺映射后网表中的单元打包成粒度更大的逻辑单元以用于布局，如将网表中的几个LUT和触发器打包成一个逻辑单

8、元块，该步骤的优化目标是尽可能把彼此相连的LUT打包在一起，以降低用到的逻辑单元块数目并减少逻辑单元块之间的