基于arm的无线通信系统软硬件接口设计研究new

基于arm的无线通信系统软硬件接口设计研究new

ID:33926811

大小:245.85 KB

页数:4页

时间:2019-02-28

基于arm的无线通信系统软硬件接口设计研究new_第1页
基于arm的无线通信系统软硬件接口设计研究new_第2页
基于arm的无线通信系统软硬件接口设计研究new_第3页
基于arm的无线通信系统软硬件接口设计研究new_第4页
资源描述:

《基于arm的无线通信系统软硬件接口设计研究new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2004年12月北京邮电大学学报Dec.2004第27卷增刊JournalofBeijingUniversityofPostsandTelecommunicationsVol.27Sup.文章编号:100725321(2004)增20153204基于ARM的无线通信系统软硬件接口设计研究常兴,刘斌(清华大学计算机科学与技术系,北京100084)摘要:设计了一种基于高级精简指令集处理器核处理器的无线通信系统接口模型,叙述了硬件接口的定义及相应软件接口模块的实现.依照此模型,可以在一定程度上缩短无线通信系统的开发周期.最

2、后,给出一个应用实例.关键词:无线通信系统;接口模型;软硬件接口设计中图分类号:TN924.2文献标识码:AResearchofSoftwarePHardwareInterfaceDesignBasedonARMinWirelessCommunicationSystemCHANGXing,LIUBin(DepartmentofComputerScienceandTechnology,TsinghuaUniversity,Beijing100084,China)Abstract:AsoftwarePhardwarein

3、terfacemodelbasedonARM(advancedreducedin2structionsetcomputermachine)kernelCPU(centralprocessingunit)isdesigned.Thedefinitionofhardwareinterface,aswellastheimplementationofsoftwareinterfaceispresentedindetail.Accordingtothemodel,thedevelopmentperiodofwirelessco

4、mmu2nicationsystemcanbeshortenedtosomedegree.Anexampleisgiven.Keywords:wirelesscommunicationsystem;interfacemodel;softwarePhardwareinter2facedesign无线通信是当前科技发展中的一个活跃领域,它的应用越来越广泛,从军事上的电子信息战到工农业上的远程数据采集,都是它的用武之地.因而,设计一种通用的无线通信系统模型,并能基于此模型快速开发出各种无线通信系统,是一件很有意义的事情.设

5、计无线通信系统首先需要考虑的问题是软硬件接口的设计.因为只有软硬件接口定义清晰,软件设计人员与硬件设计人员才具有工作的前提,也只有软硬件接口协同工作顺利,软件与硬件才能真正合成一个系统.如果软硬件接口不能保证畅通,软硬件开发人员各自所做的收稿日期:2004207215基金项目:国家“863计划”项目(2003AA115110);国际合作项目(CI22003202)作者简介:常兴(1974—),男,硕士生.E2mail:changx02@mails.tsinghua.edu.cn刘斌(1964—),男,教授,博士生导师

6、.154北京邮电大学学报第27卷工作很可能成为无用功.软硬件接口设计又可分解为2个具体的问题:一是硬件接口连线的定义是否合理;二是软件上如何正确地与收、发信机交换数据.解决这两个问题,首先必须合理选择无线通信系统的核心部件CPU.高级精简指令集处理器(ARM)核CPU以其高性能、小体积、低功耗、紧凑代码密度和多供应源的出色结合而著[1]名,本文所述模型也选用了ARM核CPU.选择ARM核CPU的另一个好处是容易移植各[2O3]种嵌入式操作系统,在功能强大的无线通信系统中,这是非常必要的.1系统模型的结构作为一个无线通

7、信系统,发信机与收信机是其必有部分.另外,收发双方的频率必须一致才能成功通信,所以还要有一个频率合成器,以在一定范围内调节收发频率.这3部分必须统一在CPU的控制下才能正常工作,所以从硬件上划分,一个无线通信系统应该具有4个模块:CPU控制模块、发信机模块、收信机模块、频率合成器模块.软件部分集中于CPU控制模块,从软硬件协同设计的角度考虑,CPU控制模块与其他3个模块之间的接口定义很关键.在符合硬件接口定义的基础上,各模块内部可以采用多种方式实现.图1所示为这4个模块间的接口关系.CPU与频率合成器之间有4条主要连

8、线.SYNTHENABLE是数据使能信号,平时为高电平,变为低电平时表示CPU要发送数据给频率合成器.这时,CPU控制SYNTHCP线上出现时钟脉冲信号,并将欲设定的收、发频率数值以约定的脉冲形式发送到SYNTHDATA线上.频率合成器解释收到的脉冲信号,获得收发频率值,进而控制发信机与收信机的工作频率,并在收、发信机工作频率稳定之后回送锁定信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。