基于i2s音频接口模块的fpga设计与应用

基于i2s音频接口模块的fpga设计与应用

ID:33922806

大小:178.10 KB

页数:3页

时间:2019-02-28

基于i2s音频接口模块的fpga设计与应用_第1页
基于i2s音频接口模块的fpga设计与应用_第2页
基于i2s音频接口模块的fpga设计与应用_第3页
资源描述:

《基于i2s音频接口模块的fpga设计与应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据基于12S音频接13模块的FPGA设计与应用周虹(东南大学集成电路学院江苏南京210096)摘要:随着数字音颠技术的发展.音频接口设计显得越采越重要。基于12s音频数据传输协议设计了一种简易的音囊接口,谈接口可垒双工侍输rS数据,井集成了一个SPI接口以传精控制信号。该设计通过FPGA得到实现,试验证明能哆协调GARFIELD4和TLV320AIC23B两款特定芯片之间音频敷据的传输。关键词:rS;SPI;音频接口IFPGA中图分类号:TN41,TP33文献标识码:B文章编号:1004—373X(2007)22—127—03FPGADesignandApplicatio

2、nBasedOnizSAudioInterfaceZHOUHong(CollegeoflnME坤t卸Cir棚it·SouthutUniversitytNaming.210096.Chin)AbstracttWiththedevelopmentofdigitalaudiotechnology,thedesignofaudiointerfaceshasbecomeofincreasingimpor-tsnce.WeproposeadesignofasimpleaudiointerfacebasedollthedatatransmissionprotocoloffSTheinterf

3、acecalltrans-mitdataviafull—duplex,withaSPIinterfaceintegratedtogeneratecontrolsignals.ThedesignhasbeenrealizedviaFPGA.andtheresultantinterfacehasbeenexperimentallyverifiedofitsabilitytocoordinateaudiodatatransmissionbetweenGARF—IELD4andTLV320AlC23BKeywords:rS;SPI;audiointerfaeesjFPGA1引言2PS规

4、范标准的音频数据传输格式可以降低系统间音频数据传输的复杂性。rS协议是飞利浦公司制定的一种用于立体声音频数据传输的协议。该协议具有传输简便,硬件结构设计灵活的优点,已经在很多音频系统中广泛使用。但很多现有的SaC芯片没有rS的接口模块,而且rs在传输音频数据时有一定的带宽要求,不适合用软件通过I/O来模拟,这就限制了rS的应用。本文主要介绍了利用AL—TERA的低成本FPGA来实现rS芯片和通用SoC的互连,扩展SoC在rS方面的应用。本文的内容是:设计用于连接GARFlEI。D4芯片(东南大学ASIC工程中心)与TLV320AIC23B(TI公司)芯片,实现两者之间的音频数据

5、交互。TLV320AIC23芯片支持对音频数据进行编解码,但他仅对rS格式的数据进行处理,而GARFIELD4芯片不包括rS接口模块,无法直接传输该格式的数据.所以必须设计一个模块来协调2芯片的数据交互或用软件程序通过GPl0接口模块来模拟rS协议完成传输,但后者传输速率不高,不能满足音频数据传输速率的要求,因此使用该FP—GA设计来达到性能上的要求。本设计的模块可双向传输rS音频数据.并集成了一个SPI模块以传输控制信号。收稿日期:2007—05—142.1规范基本定义rS总线拥有3条数据线进行数据传输:一条双向数据传输线,一条命令(声道)选择线和一条时钟线。在数据传输过程中

6、,发送端和接收端具有相同的时钟信号。发送端作为主导装置时,产生位时钟信号、命令(声道)选择信号和数据。在综合的系统中,可能具有几个发送端和接收端,使识别发送端比较困难。在这样的系统中,可以设置一个控制器作为系统的主导装置识别多路的数字音频信号的数据流,此时发送端成为在外部时钟控制下的从属装置。系统的主导装置也可以与发送端或接收端结合,这需要通过对硬件或软件的设置来激活。2.212S信号在飞利浦公司的rS标准中.既规定了硬件接口规范,也规定了数字音频数据的格式。12S有3个主要信号:串行时钟BCLK,即对应数字音频的每~位数据,BCl,K都有1个脉冲。命令(声道)选择LRCIN/

7、LRCOUT,用于切换左右声道的数据。LRCIN/LRCOUT的频率等于采样频率。串行数据DIN/DOUT,就是用二进制补码表示的音频数据。有时为了使系统间能够更好地同步,还需要另外传输一个信号MCI.K.称为主时钟.也叫系统时钟,是采样频率256倍或384倍。一个典型的12S信号见图1。】27万方数据对于系统而言,产生BCLK和LRCIN/LRCOUT的信号端就是主导装置。uLR—CINI]厂————]。。。几nnn几几n]几几r]几n几UIBCLK—一;卜.!盟!唑型-:·些型!!竺型'

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。