基于vhdl语言的组合乘法器设计与仿真

基于vhdl语言的组合乘法器设计与仿真

ID:33922789

大小:215.90 KB

页数:3页

时间:2019-02-28

基于vhdl语言的组合乘法器设计与仿真_第1页
基于vhdl语言的组合乘法器设计与仿真_第2页
基于vhdl语言的组合乘法器设计与仿真_第3页
资源描述:

《基于vhdl语言的组合乘法器设计与仿真》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《现代电子技术》2005年第18期总第209期þ集成电路ü基于VHDL语言的组合乘法器设计与仿真1211刘姝延,吴 志,丁 红,马秋明(11烟台师范学院物理与电子工程学院 山东烟台 264025;21烟台师范学院基建处 山东烟台 264025)摘 要:基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点,同时也是EDA技术的重要组成部分。文章用VHDL语言设计了左移法和进位节省法实现的两种组合乘法器,通过功能仿真,对两种乘法器的性能进行了比较,从而得知后者的传输延迟时间小,即速度较快。通过设计实例,介绍了利用VHDL语言进行数字系统设计的方法。关键词:VHDL;组合乘法器;左

2、移法;进位节省法中图分类号:TN79     文献标识码:B     文章编号:1004373X(2005)1807702DesignandSimulationofCombinationalMultiplierBasedonVHDLLanguage1211LIUShuyan,WUZhi,DINGHong,MAQiuming(11SchoolofPhysicsandElectronicEngineering,YantaiNormalUniversity,Yantai,264025,China;21DepartmentofBasicBuilding,YantaiNormalUniversity,

3、Yantai,264025,China)Abstract:DigitalsystemsusingVHDLhastheadvantagesofcomprehensivedesigntechnologies,flexibledesignmethodsandwiderangesupport,it′salsoanimportantcomponentofEDA1ThecombinationalmultiplierstousetwomethodsofleftshiftsandcarrysavearedesignedinVHDLlanguage,byfunctionalsimulation,compari

4、ngthepeculiarityoftwomultipiers,findthecarrysavemulti2plier′sdelayshorter,speedfaster1Throughdesignexamples,thispaperintroducesthemethodofdigitalsystemsdesignbasedonVHDL1Keywords:VHDL;combinationalmultiplier;methodofleftshift;methodofcarrysave使用通用逻辑元、器件的限制,电路尺寸大为缩小,保密1 引 言程度大为提高。随着计算机技术和大规模集成电路技术的发

5、展,传统VHDL语言标准、规范,易于共享和复用 VHDL语的通过逻辑图和布尔方程设计硬件电路的方法已大大落言作为一种IEEE工业标准,目前大多数EDA公司纷纷后于当今技术的发展,取而代之的是硬件描述语言HDL使新开发的电子设计软件与VHDL语言兼容。可见,使用(HardwareDescriptionLanguage),他是硬件设计领域的VHDL语言来设计数字系统是电子设计技术的大势所趋。一次变革。最有代表性的HDL是美国国防部开发的超高在数字信号处理中经常需要进行二进制乘法运算,为速集成电路硬件描述语言VHDL(VeryHighSpeedInte2了得到实时处理,要求其运算速度快,即尽可能地

6、减小乘gratedCircuitHardwareDescriptionLanguage),他是惟一法器的延迟时间。下面用VHDL语言设计一个组合乘法被接纳为IEEE标准的语言。VHDL硬件描述语言与传统器,以说明电子设计自动化EDA的过程。的数字系统设计方法完全不同,他是用语言编程来表示逻设两个n位的二进制正数X和Y:辑器件及系统硬件功能与行为的全新硬件电路设计方法,X:xn-1⋯x1x0具有以下几个特点:Y:yn-1⋯y1y0n-1n-1自上而下(toptodown)的高级设计方法 即设计过ii即:X=∑xi2,Y=∑yi2程中i=0i=0,可以分层次对系统进行描述、仿真和综合,避免了则:

7、X和Y的乘积P有2n位:后期整体仿真带来的复杂化或因存在较大缺陷而要重新P:P2n-1⋯P1P0设计系统的可能,大大缩短了系统设计的周期。n-1i系统的硬件描述能力强 可以描述从系统的数学模P=∑yiX2i=0型直至门级电路。只定义系统的抽象行为功能,摆脱了电n-1i式中yiX称为部分积,yiX=∑yixj2。路细节设计的束缚,编程与工艺无关,大幅度降低了硬件j=0电路设计的难度,是设计大规模电子系统的重要保

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。