基于alterafpga的软硬件协同仿真

基于alterafpga的软硬件协同仿真

ID:33921762

大小:99.45 KB

页数:3页

时间:2019-02-28

基于alterafpga的软硬件协同仿真_第1页
基于alterafpga的软硬件协同仿真_第2页
基于alterafpga的软硬件协同仿真_第3页
资源描述:

《基于alterafpga的软硬件协同仿真》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、专题报道基于AlteraFPGA的软硬件协同仿真瞿俊杰,陈咏恩(同济大学通信研究所,上海200092)摘要:简要介绍了软硬件协同仿真技术,指出了在大规模FPGA开发中软硬件协同仿真的重要性和必要性,给出基于AlteraFPGA的门级软硬件协同仿真实例。关键词:系统级芯片设计;软硬件协同仿真;FPGA;中图分类号:TN407文献标识码:A文章编号:1003-353X(2003)05-0052-02Software/hardwareco-simulationonalteraFPGAQUJun-jie,CHENYong-en(InstituteofCommunications,Tong

2、jiUniversity,Shanghai200092,China)Abstract:Software/hardwareco-simulationtechnologyisbrieflyreviewed,co-simulationisimportantandnecessaryindevelopmentoflargescaleFPGAbasedproducts,andagate-levelco-simulationinstanceonAlteraFPGAisgiven.Keywords:SoCdesign;SW/HWco-simulation;FPGA件。软硬件协同仿真的目的是为了能

3、在芯片设计1引言交付生产前尽早地验证尽可能多的软硬件功能。随着大规模集成电路工艺技术的发展,集成电对于一个小系统,软硬件协同仿真可以验证芯片路设计逐渐进入了系统级芯片(SoC)设计的时的大部分软件功能,而对于一个较大的系统,软代。SoC芯片往往会集成数百万门,而且电路结构硬件协同仿真可能只能验证芯片软件的某些关键部还包括MPU、SRAM、DRAM、EPROM、ADC、分的功能。DAC以及其它模拟和射频电路。由于SoC芯片通常软硬件协同仿真系统主要由仿真平台、硬件设包含有一个或数个微处理器,软件成为SoC芯片不计和软件设计三个部分组成。如果仿真引擎完全由可或缺的一个重要组成部分。在

4、SoC芯片上,软运行在工作站或PC机上的软件构成,这样的仿真件和硬件是紧密耦合在一起的。软件和硬件任何一称为纯软件模拟。还有些仿真平台的仿真引擎使用部分设计有缺陷,或者两者协调有问题,都将导致专用协处理器来辅助运行,这样的仿真称为混合模整个芯片设计的失败。为了能及早发现问题,软硬拟。另有些仿真平台的仿真引擎主要由专门的硬件件协同仿真成为SoC芯片产品仿真策略中一个非常仿真器构成。硬件仿真器仿真速度通常可以达到实重要的部分。本文首先简单介绍软硬件协同仿真技际运行速度的10%,仿真速度要比混合模拟高2~术,然后介绍基于AlteraFGPA的软硬件协同仿真3个数量级,但是硬件仿真器的价

5、格也要比混合模的方法和策略,同时给出门级协同仿真的实例。拟平台高2~3个数量级,甚至更多。纯软件模拟虽然仿真速度最慢,但是其灵活性最好,而且价格2软硬件协同仿真简介也是最低的。软硬件协同仿真(software/hardwareco-根据采用的不同仿真算法,仿真引擎可以分成simulation)的基本定义是在模拟的硬件上运行软事件驱动模拟器(eventdrivensimulator)、周52半导体技术第28卷第5期二OO三年五月专题报道期基准模拟器(cycle-basedsimulator)和数据流3AlteraFPGA的门级软硬件协模拟器(dataflowsimulator)三类

6、。事件驱动同仿真模拟器会计算时钟周期内每个信号值的变化,而周FPGA的规模越来越大,如Altera的APEX20KE期基准模拟器为了加快仿真速度只在时钟边沿计算系列最高可以有50多万个逻辑单元,典型门数达到信号值。数据流模拟器则进一步简化了仿真模型,150万门,一块FPGA芯片已经足以容纳下包括32信号由一组没有明显时间标记的数据序列来表示。位微处理器、相当数量的存储器和大量用户专用逻在数据流模拟中,整个软硬件系统由通过信号连接辑的数字系统。虽然FPGA具有快速重新配置的能的各个功能块组成,功能块的执行次序由模拟器的力,软件可以直接在FPGA硬件上调试,但是为了调度程序决定。数据

7、流模拟是高层次的仿真,通常缩短开发周期,有必要对基于FPGA的系统芯片设在芯片的系统设计阶段采用,主要用于验证算法的计进行软硬件协同仿真。协同仿真可以发现许多直正确性。接调试无法观察到的问题,如系统总线上的读写时根据芯片设计的不同阶段,软硬件协同仿真可序等,因此软硬件协同仿真对基于FPGA的系统芯以分为系统级协同仿真、行为级协同仿真、RTL级片设计也是非常重要的。下文通过基于Altera协同仿真和门级协同仿真。系统级协同仿真主要用EP20K200E的Bluetooth基带处理器仿

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。