精简武汉理工数电课程设计--数字钟

《精简武汉理工数电课程设计--数字钟》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。如图1・1所示为数字钟电路系统的组成框图。图1・1数字钟电路系统的组成梅图时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，

2、并且为保证数码管正常工作提供足够的工作电流。显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。2数字钟单元电路的设计2.1振荡器电路设计VDD5VVDDJ>R9^100QU20VCCnrittxOLDISTHRTRICONG198107b2807

3、定吋器组成振荡器的电路2.2时间计数单元设计时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS90芯片进行级联来产生60进制和24进制计数器。2.2.1集成异步计数器74LS9074LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。如图2-2为74LS90引脚图，表2.1为74LS90的功能表。141312111098表2-174LS90的功能表输入输出功

4、能清0置9时钟QdQcQbQaRoi、R02R91、R92INAINB110XX0XX0000清00XX011XX1001置90XX00XX0J1Qa输出二进制计数11QdQcQb输出五进制计数1QaQdQcQbQa输出8421BCD码十进制计数QdQaQdQcQb输出5421BCD码十进制计数11不变保持2.2.2用74LS90构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将Qa与INB相连即可。INA与1HZ秒输入信号相连，Qd可作为进位信号与十位计数单元的INA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换

5、为6进制计数器的电路连接方法为：将Qb，Qc分别与两个清零端R01,R02相连接。Qc可作为进位信号与分个位的计数单元的INA相连，如图2・3所示。vccVCCCP•RO清零端R01R02VCCQAQBQCQD>INA>INBRO1RO2VCCQAQBQCQD12985_67100R91R92GND6710R91R92GND74LS90D图2・3秒和分计数器的连接电路图分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Qd作为进位信号与分十位计数单元的INA相连，分十位计数单元的Qc作为进位信号应与时个位计数单元的IN

6、B相连。秒十位计数单元为6进制计数器，需要进制转换，将10进制计数器转换为6进制计数器的电路连接方法为：将Qb，Qc分别与两个清零端R01,R02相连接。2.2.3用74LS90构成时计数器电路时个位计数单元电路结构仍与秒个位计数单元相同，但是要求整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24,就得在24的时候进行异步清零。清零方法为：将两片74LS90的两个清零端R01和R02分别连接起来，再将时个位的Qb与R01相连，将时十位的Qc与R02相连接。如图2-4所示电路vcc2.2.4时间计数单元总电路如图2・5所示电路

7、为数字钟的时间计数单元电路连接图，从图中可以看出，所有的置9端及接地端都接地，所有74LS90的VCC都接上电源。vcc12VCCQAQBCCQDROlR02D・j_12R91R92GN二74LS90D1426ROlRO2VCCQAQBQCQD1TR91R92GNC74LS91fe~vccQAQ3QCQDROlRO2R91R92GNL74Lsd(fe图2-5数字钟的时间讣数单元电路连接图2.3译码显示单元电路设计2.3.3译码显示电路译码显示电路由共阴极译码器74LS48和七段数码管LED组成°74LS48和LG5011AH的连接图如图2・9所示。74LS

8、48LG5011AH图2・9,译码显示电路3数字钟的实现电路及其工