基于dsp组建短波电台无线数据传输网络的系统设计

《基于dsp组建短波电台无线数据传输网络的系统设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于DSP组建短波电台无线数据传输网络的系统设计引言利用短波信道进行数据通信，具有传输距离远、受地形限制小、不易遭受人为破坏等优点。本文通过对短波电台进行改进，提出了一种方案，用于组建一个一点对多点的星型拓扑结构无线网络，进行远距离数据传输。并根据此方案设计了基于DSP的系统软、硬件。组网方案在设计组网方案时需要对短波电台进行改进，为了不影响电台原有的内部硬件结构和功能，本方案设计了与短波电台音频输入/输出的接口硬件。在发送端先对数字信号做音频调制，再由电台进行二次调制到短波频段上发送，在接收端经过短波解调和音频解调得到原始的数字信号。这种改进方法适用于大多数具有语音通信功能的电台

2、，易于移植，具有良好的经济性和通用性。短波信道的特性直接影响组网方案的选择。由于短波通信的传输距离较远，受到的噪声干扰较强，所以本文采用了时分多址(TDMA)方式，使得在某一时刻只有一个用户发送信号，以获得较好的信噪比性能。在音频调制方式上，选择了多进制频率键控(MFSK)。在接收端使用非相干解调和平方率检波的方法对MFSK信号进行解调，这种方法不需要估计载波的相位，大大降低了系统的复杂度。发送端在发送MFSK信号之前插入时域位同步导频，用来帮助接收端获取抽样判决的位同步信息。本文利用m序列的自相关函数近似于冲击函数的特性，使用与码元等周期的m序列音频调制信号作为位同步导频。接收端

3、在进行导频检测时，先对采样得到的信号进行顺序移位，再与本地序列作相关处理，在一个码元周期内，找到最大的相关结果与对应的时刻，作为码元结束的时刻，并由此获得位同步信息。这种方法的优点在于：无需增加额外的位同步提取电路，直接进行数字处理即可。系统硬件设计系统硬件总体结构系统硬件结构如图1所示，主要包括五个模块：DSP模块、电源模块、模拟接口模块、异步串行接口及EPROM模块和PCI接口模块。DSP模块是系统的核心，用来完成数字信号处理算法，本文采用TMS3201VC5402(简称C5402)；电源模块利用了电台提供的12V直流电压，经过两级电源转换，产生稳定的3.3V和1.8V的电压输

4、出，分别提供给C5402作为I/O电源和内核电源，同时，5V的直流电压也给电路板上的其他芯片供电；模拟接口模块和电台音频口连接，用来采样音频输出信号和产生音频模拟输入信号，控制电台音频输入/输出转换键控信号PTT；异步串行接口及EPROM模块仅在用户端使用，完成与信息录入设备通信及保存用户端的程序代码,并在复位时自举加载；PCI接口模块仅在接收中心端使用，完成与PC机通信及接收中心端程序的自举加载。系统软件总体流程程序开始时，先要进行初始化，对一些初始值和硬件状态进行设置，之后就进入数据收发进程。接收中心首先发送一个“查询”信号，开始一次数据接收，并为整个通信网提供定时的基准。用户

5、检测到“查询”信号后，如果有数据需要发送，则在属于自己的时间段内发送数据。接收中心以一定的时间间隔不断发送“查询”信号，由此实现双向的数据传输。软件流程分别如图4、5所示。实验测试结果根据组网方案和设计的软、硬件，本文使用短波电台组建了一个包含三个用户、一个接收中心的星型网络，并在此网络上测试组网方案。在进行数据收发之前，使用短波电台提供的自动选频功能，进行实时选频，建立各个用户与接收中心之间较高质量的无线短波信道。实验设定码元速率为100波特，采用4FSK信号调制方式，比特率达到了200bps；选择m序列的长度为15，在每段数据信号之前，插入20个周期的位同步导频。为了防止对于同

6、步导频的漏检和虚警，在接收端采取连续检测到8个周期的导频信号后，开始对接收信号进行非相干解调的方法，并根据平方率检测器输出的平方和结果的大小，判断数据信号是否已经起始。根据用户数据长度，每个用户分配1s的定时时间，实现多用户的组网。测试结果表明，所组建的短波电台无线数据传输网络，可以准确地完成信息的发送和接收，实现了组网的功能。结语本文从短波信道和短波电台的特性出发，通过仔细分析论证，提出了一种采用时分多址，时分双工，多进制频率键控的组网方案，并根据该方案设计了基于DSP的软、硬件。通过实验，证明该方案完成了组网的功能 模拟接口模块设计系统采用10位并行A/D转换器TLV1571，

7、该芯片的采样率最高可达1.25MSPS，功耗极低，具有两个软件可配置的控制寄存器，由触发信号控制所有的采样、转换和数据输出。采用双路8位并行D/A转换器TLC7528，该芯片设计成具有单独的片内数据锁存器，VDD=5V时的建立时间为100ns，传输延时为80ns，数据锁存与D/A转换同样由触发信号完全控制。它们与C5402的连接如图2所示。该模块通过地址译码把TLV1571和TLC7528分别映射到I/O空间的0x0002和0x0001，保证在C5402访问数据总线时