基于sopc的通用型jtag调试器的设计与实现

基于sopc的通用型jtag调试器的设计与实现

ID:33860031

大小:3.31 MB

页数:67页

时间:2019-02-28

基于sopc的通用型jtag调试器的设计与实现_第1页
基于sopc的通用型jtag调试器的设计与实现_第2页
基于sopc的通用型jtag调试器的设计与实现_第3页
基于sopc的通用型jtag调试器的设计与实现_第4页
基于sopc的通用型jtag调试器的设计与实现_第5页
资源描述:

《基于sopc的通用型jtag调试器的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子科技大学硕士学位论文基于SOPC的通用型JTAG调试器的设计与实现姓名:马俊申请学位级别:硕士专业:计算机应用技术指导教师:雷航20090501摘要随着社会的进步,嵌入式系统正在悄悄的融入到人们的日常生活中:从多功能手机到MP4娱乐手持设备,从智能家电控制到汽车智能电子控制,生活中的嵌入式系统无处不在。随着嵌入式系统应用领域的扩大,嵌入式系统的复杂度和开发设计难度也在不断增加。这样对于嵌入式的设计和开发提出了更高的要求。嵌入式的调试作为嵌入式开发中最为重要的一步,自然也面对着更大的挑战。嵌入式处理器品种的多样化,使得传统的“仿真器加编程器’’的调试方式越来越受限。在半导体设计生

2、产工艺不断提高的驱动下,OCD(OnChipDebugging:在芯片调试)调试方式和soPc(systenlOnProgrammableChip:可编程片上系统)技术的出现极大的改变了传统的调试方法,提高了调试效率,并随之产生了一种称作“JTAG”(JointTestActionGroup:联合测试行动组)的OCD调试原理。本文在深入研究SOPC设计思想和JTAG调试原理后,基于提高调试器通用性的设计目的,设计并实现了一种通用型调试器:在FPGA中加入基于特定CPU核的JTAG调试IPCORE,利用SOPC的可重用性和FPGA易于下载更新的特性,在一片硬件芯片上实现对多款嵌入式C

3、PU架构的在线调试支持,体现通用的概念。本系统的具体实现采用了ALTERA公司的Cyclone系列FPGA芯片、QuartusII开发环境及NiosII]DE开发套件,自主研发基于ARM7TDMI处理器架构的JTAGIPCORE,并完成了调试器的硬件原型设计。最终成型的调试系统实现了对ARM7TDMI的基本调试功能。本文描述了系统设计与实现的原理、思路及过程。关键词:嵌入式系统,SOPC,JTAG,IPCORE,通用型调试器ABSTRACTWiththedevelopmentofoursociety,embeddedsystemarequietlybecomingoneofthem

4、ostimportantcreationsinourdailylives,whichexistseverywhereinmultifunctionalmobilephone,mp4,portabledevices,intelligenthomeappliancescontrol,intelligentelectronicmotorcontrol,etc.Asitsapplicationsincrease,embeddedsystemismuchmorecomplicatedandhardtodevelopaswell勰designwhichrequireshigherstandar

5、ds.Debugging,firstandforemost,isfacingthebiggestchallenge.Bacauseofthediversityofembeddedprocessor)thetraditionaldebugging,“emulator+programmer"isgettingmoreandmorerestricted.Onaccountofthesemiconductordesignandproductionimprovement,OCD(OnChipDebugging)andSOPChavegreatlychangedthetraditionalde

6、buggingmethods,improvedthedebuggingefficiency,andtheresultingknownasa什JTAG¨(JointTestActionGroup)OCDdebugPrinciple.Inthispaper,in-depthstudyofSOPCdesignprinciplesandJTAGdebuggingmethod,ageneraldebuggerisproducedinthenanleofimprovingthedebugger’Sgenerality:addingaJTAGdebugIPCOREforaspecificCPUc

7、oreintoa咖西eFPGAchip,usingthe6SOPC’SreusabilityandFPGA’Seasytodownloadandupdatefeatures,implementdebuggingvarietyofembeddedCPUarchitecturesinasinglehardwarechip,reflectingtheconceptofuniversal.ConcreteproductionofthesystemismadeupoftheAL

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。