集成电路测试方法：测试经济学与产品质量的度量

《集成电路测试方法：测试经济学与产品质量的度量》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1引言在半导体生产过程中，测试是一个非常重要的技术环节。一方面，生产过程中对大量产品的筛选IC测试需重复多次；另一方面，IC测试在半导体生产过程中对分析产品的缺陷也起到了关键作用，由测试所形成的反馈信息已成为分析和定位各种缺陷的唯一途径；再者，IC测试还存在于除产品之外的每一个附加的生产步骤，因为每一个附加的步骤都有可能带来新的缺陷。随着产品可靠性、可能性和可维护性需求的增加，大多数高端产品的用户在产品的整个生命周期内在其使用领域都执行周期测试。随着半导体技术的发展，结构更复杂、功能更多、集成度更高的芯片已成为发展的主流。要满足以上发展潮流，

2、最基本的是要依靠IC实现原理的改进，如设计、封装和硅晶的处理等。这些改进在IC的测试方法、测试工具和测试设备上都会带来直接的影响。2集成电路测试的成本挑战2.1芯片复杂性增加对测试的影响芯片复杂性体现在两个方面：晶体管数量增加。IC晶体管数量增长的速度远远超过了IC管脚的增长速度，给IC测试带来很大的困难。外部带宽和内部带宽之间的差距正在快速增长。I/O带宽对芯片的测试方法会产生主要的影响。IC技术的初期(每个芯片仅有100个晶体管)，带宽的差距是可以忽略的。由外部测试信号源所产生的测试数据直接加到芯片I/O端，从芯片I/O端接收响应数据，通

3、过外接接收器判断准确度。随着IC技术的进一步发展，每个IC所对应的晶体管数量急剧增加，外部测试已不能满足需求。单个IC芯片上混合多个电路类型。电路的类型不同所表现的故障现象也不尽相同，需要不同的测试方法，也就需要不同的测试源产生测试数据和不同的接收器进行比对响应，同样也需要不同的外部测试设备，如专用于逻辑测试的测试仪、嵌入式测试的测试仪以及模拟测试的测试仪等。这样对一个IC芯片进行测试至少需要三种测试设备，投入成本明显提高。2.2芯片性能增加对测试的影响随着IC内部运行速度的逐渐提高,与性能有关的检测变得越来越重要,100百万门以上晶体管的大

4、规模芯片将要求综合性能检测。通过外部测试仪的性能测试不能充分、高效地测试高速时钟并提供必需的与性能相关的差错覆盖。由于普通外部测试仪与被测芯片相比技术陈旧，而满足需求的高速测试设备价格又昂贵。如下图所示，集成电路测试所需要的设备都比较昂贵。图1部分集成电路测试仪价格表2.3集成电路工艺对测试的影响集成电路工艺的不断演进和设计技术的革新，使得集成电路测试技术处于一个不断发展的新起点，必须一直面临两个方面的挑战：制造工艺发展所带来的测试质量提升的挑战和设计规模不断发展所打来的测试成本的挑战。制造工艺发展所带来的挑战包括新的故障模型、新的可靠性保障

5、等方面。而测试成本的挑战包含不断延长的测试时间、不断增长的海量测试数据以及对新型测试设备的要求，在图1中我们已经看出测试设备的昂贵。以上所述显示出，集成电路测试随着集成电路的发展，所需耗费的成本越来越高，测试的困难程度也越来越大，对此。人们研究出了一些对应的方法，其中应用最广的就是可测性设计(DFT:designfortestability)。3可测性设计技术概述3.1可测性设计概念可测试性(testability)定义为：产品能及时准确地确定其状态（可工作、不可工作、性能下降），隔离其内部故障的设计特性。以提高可测试性为目的进行的设计被称为

6、可测试性设计(DFT)。一般来说，一个合格的芯片一般要经过两次测试。一次是所谓的晶圆片测试，就是将制造好的晶圆片进行严格的测试然后进行划分、封装，实际上只有那些通过测试的裸片才会进行封装，而未通过测试的裸片则直接淘汰；另一次测试为产品测试(Productiontest)，就是通过晶片测试和封装的芯片仍然需要进一步测试以确认没有封装引起的故障才能成为真正的产品。无论对于哪一次封装，将设计和测试分开的传统做法都是无法实现的。因此，必须在产品的开发阶段就考虑可测试性问题，这就是所谓的DFT问题。可测试性设计技术对于保证产品质量，降低测试成本，缩短产

7、品上市时间，都具有十分重要的意义。3.2DFT的常用方法测试是通过控制和观察电路中的信号，确定电路是否正常工作的过程。因此，可控制性和可观察性是电路可测试性问题中最基本的两个概念。可测试性设计技术的目的就是试图增加电路节点的可控制性和可观测性，从而有效地、经济地完成芯片的生产测试。可测试性技术的方法可分为功能点测试、基于扫描技术的结构化测试和内建自测试。3.2.1功能点测试功能点测试技术可用于特殊电路和单元的测试。它是针对一个已经定型的电路设计中的测试问题而提出的。该技术有分块、增加测试点、利用总线结构等几种主要方法。分块法采用的技术有机械式

8、分割、跳线和选通门等。机械式分割是将整个电路分割为多块。这样虽然使得测试生成故障模拟的工作量减少，但是却不利于系统的集成，费用也大大增加。采用跳线的方法则会引入大量