中南大学eda2015年考卷

中南大学eda2015年考卷

ID:33834335

大小:122.10 KB

页数:4页

时间:2019-03-01

中南大学eda2015年考卷_第1页
中南大学eda2015年考卷_第2页
中南大学eda2015年考卷_第3页
中南大学eda2015年考卷_第4页
资源描述:

《中南大学eda2015年考卷》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、毬無麻粗抵5^0OO右业班级中南大学考试试卷时间110分钟题号—•••三四五六七八合计得分评卷人学时,旺卷,总分100分,占总评成绩70.%得分评卷人2015-2016学年二学期EDA技术与应用课程试题48一、填空题(木题20分,每个空格1分)1.可编程逻辑器件的种类繁多,从结构上可分为两人类:一类属结构器件,其基木结构为“与-或”阵列,大部分PLD和CPLD都属于此类范畴;另一类是结构的器件,由简单的查找表组成可编程门,再构成阵列形式,FPGA属丁此类器件。2.请写出以下与可编程逻辑器件相关的专业术语缩写的英文全

2、称:CPLD:FPGA:3.Verilog中最常用的变量(Variable)是寄存器型变量和网线型变量,分别用关键词及來定义。4.在Verilog中十进制数15按二进制数表述可写为:;按十六进制数表述可写为:o5.使用Quartus的EDA设计流程一般包括设计输入、、适配、仿真测试和等步骤。6.过程结构中的赋值语旬冇阻塞式赋值和非阻塞式赋值两种。为了避免错误使用赋值方式导致设计问题,一般要求:当描述对象为时序电路时使用,当设计对彖为组合电路时使用O7.有限状态机从状态机的信号输出方式上分,有型和型两种状态机。8.授

3、一般和最常用的有限状态机结构中通常都包含了说明部分、、、辅助过程等儿个部分。9.EDA优化技术中,比较典型的资源优化方法有:、逻辑优化、串行化等;速度优化方法有:、寄存器配平、关键路径法、乒乓操作法、加法树法等。10.Verilog语言中内置了一些可用于仿真验证的系统任务和系统函数,其中可用于显示的有:、Smonitor等;可用于停止仿真的控制任务有:、$StODo得分评卷人二、选择题(单选,每题2分,合计20分)1.以下PLD阵列图中,PLA结构的为:ABD2.以下always语句中,正确的可综合的语句是?A.a

4、lways®(posedgeCLKorposedgeRST)C.always®(posedgeCLKornegedgeRST)()B.always©(posedgeCLKOorposedgeCLK1)C.always©(posedgeCLKorRST)3.以下赋值语句中,正确的为:()A.assignC<=A&B;B.assignC=(A)?B;C.wireC=BD;D.assignC<=(A)?B:D;4.以下Verilog描述生成组合电路的为?()A.always®(AorB)B.always©(seiorAo

5、rBorC)case(sel)case(sei)1'bO:OUT=A;2,bOO:OUT=A;1'bl:OUT=B;2'bOl:OUT=B;default:OUT=A;default:OUT=C;endcaseendcaseC.always®(seiorAorB)D.always©(posedgeCLK)if(sei==2'bOO)OUT=A;elseif(sei==2'bOl)OUT=B;OUT<=AB;5.以下冇关过程语句的描述中,错误的为?()A.always语句为无线術环语彳U。B.过程中的顺序语句具冇明显

6、的顺序和并行双重性。C.always语句的敏感信号可同时包含时钟上升及卜•降边沿。D.不同always语句是并行执彳亍。6.以下冇关状态机的描述中,错误的为?()CA.Moore型状态机在输出时序上属于同步输出状态机。B.Moore型状态机的输出在输入发生变化时立即发生。C.Mealy型状态机在输出时序上属于异步输出状态机。0.Mealy型状态机的输出是当前状态和所有输入信号的函数。7.以下可以用作用户自定义标识符的为?()A.5CNTB._CNT5_C.wireD.CNT_5&以下属于缩位操作的为?()A.&&A

7、B.!AC.&AD.A

8、B9.以下属于可综合的语句为()A.initial语句B.for循环语彳UC.$displayD.$write;10.以下有关仿真方法的描述屮,错谋的为()A.ModelSim可以用来对Verilog代码进行仿真;B.RTL级Verilog描述对应的仿真为RTL级仿真;C.仿真首先需要将编译示的设计下载到可编程器件屮示才能进行;D.EDA工具也可以对原理图输入的设计文件进行仿真;得分评卷人三.分别给出以下RTL图的Ver订og描述,自定义模块名及内部信号。(每小题5分)(1)(2)DFF6d

9、atainOi憾bR2datainli憾toffA—D:lnst5AND2instinstSresetni憾tdocki>憾tDFF_6-Dinst9MULTIPLEXERdataout得分评卷人三.写出含有异步清零、同步数据加载以及加减可控功能的十六进制32位计数器的Verilog描述。(10分)得分评卷人三.根据以下状态机图完成状态机的Ver订og

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。