组成原理演示文稿 第三章 存储系统part3

《组成原理演示文稿 第三章 存储系统part3》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理PrincipleofComputerOrganization第三章存储系统第三部分北京邮电大学戴志涛计算机学院计算机学院2013/4/91多模块交叉存储器计算机学院2013/4/92存储器的模块化组织——顺序方式M0M1M2M3内存地址08162443210191725模块字210182631119274122028存储器容量为32字5132129分成M0-M3四个模块6142230每个模块存储8个字7152331模块字长等于数据总线宽度数据总线计算机学院2013/4/93存储器的模块化组织——交叉方式M0M

2、1M2M3内存地址0123456743210891011字模块121314151617181920212223Interleaving2425262728293031模块字长等于数据总线宽度数据总线计算机学院2013/4/94四模块交叉存储器结构框图CPU存储器控制部件01234567M0M1M2M3计算机学院2013/4/95四模块交叉存储器：定量分析设：模块字长等于数据总线宽度模块存取一个字的存储周期为T总线传送周期为τ存储器的交叉模块数为m为了实现流水线方式存取，应满足：T≤mτ令m＝T/τ，称为交叉存取度min

3、计算机学院2013/4/96四模块交叉存储器：定量分析连续读取m个字所需的时间为t=T+(m-1)τ1顺序方式存储器连续读取m个字所需的时间为t=mT2计算机学院2013/4/97IncreasingBandwidth–InterleavingAccessPatternwithoutInterleaving:CPUMemoryStartAccessforD1StartAccessforD2MemoryAccessPatternwith4-wayInterleaving:Bank0MemoryBank1CPUMemoryBank2

4、AccessBank0MemoryAccessBank1Bank3AccessBank2AccessBank3WecanAccessBank0again计算机学院2013/4/98多模块交叉存储器【例5】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?计算机学院2013/4/910多模块交叉存储器【例5】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉

5、方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?解：连续读出m=4个字的信息总量：q=64位×4=256位连续读出4个字所需的时间：顺序存储器：t=mT=4×200ns=800ns=8×10-7s2交叉存储器：t=T+(m-1)τ=200ns+3×50ns1=350ns=3.5×10-7s计算机学院2013/4/911多模块交叉存储器【例5】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=20

6、0ns，数据总线宽度为64位，总线传送周期τ=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?解：带宽：顺序存储器：W=q/t=256/(8×10-7)=32×107[b/s]22＝320Mb/s交叉存储器：W=q/t=256/(3.5×10-7)=73×107[b/s]11=730Mb/s思考：若交叉方式支持连续突发读写，那么交叉存储器的最大带宽是多少？计算机学院2013/4/912二模块交叉存储器方框图A23A21A20A3A2BE3~0存储地址体块内字地址块字节允许CAS3CAS2CAS1CAS0体CASC

7、ASCASCASCASCASCASCASRAS0RAS模块0RAS1RAS模块1WEWE(256K×32位)WEWE(256K×32位)偶字地址奇字地址A8-A0A2＝0A8-A0A2＝199字节3字节2字节1字节0字节3字节2字节1字节01MB1MBDIN/DOUTDIN/DOUT88888888数据总线（32位）计算机学院2013/4/913无等待状态突发存取示意图计算机学院2013/4/914高速缓冲存储器Cache计算机学院2013/4/921高速缓冲存储器（Cache）指令寄存器CPU数据寄存器CACHE辅助硬件内存主存辅

8、助软硬件辅存（外存）计算机学院2013/4/922多级Cache结构CPUCache中央处理器主存外存Cache计算机学院2013/4/923Cache的设计原则命中率如果CPU访存的内容在cache中，则称为cache命中（hi