eda技术及应用实验报告(完整版纯手打)

eda技术及应用实验报告(完整版纯手打)

ID:33807702

大小:207.18 KB

页数:21页

时间:2019-03-01

eda技术及应用实验报告(完整版纯手打)_第1页
eda技术及应用实验报告(完整版纯手打)_第2页
eda技术及应用实验报告(完整版纯手打)_第3页
eda技术及应用实验报告(完整版纯手打)_第4页
eda技术及应用实验报告(完整版纯手打)_第5页
资源描述:

《eda技术及应用实验报告(完整版纯手打)》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、ZhenRzhouInstituteofAeronauticalIndustryManagement《EDA技术及应用》实验报告系部:指导教师:学号:姓名:实验一点壳LED设计一.实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件QmulusII的使用方法及VerilogHDL的编程方法。本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用,从而快速入门并激起读者对EDA技术的兴趣。二.实验内容SmartSOPC实验箱上有8个发光二极管LED1-8,并分别与FPGA的50、53〜55、176和47~49引脚相连。本实验的内容是建

2、立可用于控制LED亮/灭的简单硬件电路,要求点亮SmartSOPC实验箱上的4个发光二极管(LED1、LED3、LED5和LED7)。三.实验原理FPGA器件同单片机一样,为用户提供了许多灵活独立的输入/输出I/O口(单元)。FPGA每个I/O口可以配置为输入、输出、双向I/O、集电极开路和三态门等各种组态。作为输出口时,FPGA的I/O口可以吸收最大为24mA的电流,可以直接驱动发光二极管LED等器件。所以只要正确分配并锁定引脚后,在相应的引脚上输出低电平“(F,就可以实现点亮该发光二级管的功能。四*实验步骤1、启动QuartersII建立一个空白工程,命名为l

3、ed_test.qpfo然后分别建立图形设计文件,命名为led_test.bdf,以及文本编辑文件ledl.v,将他们都添加进工程中。2、对工程进行设计。在ledl.v中输入程序代码,并保存,进行综合编译,若在编译中发现错误,则找出并更正错误,直至编译成功为止。从设计文件中创建模块,由ledl.v生成名为ledl.bsf的模块符号文件。在led_test.bdf中任意空白处双击鼠标左键,将symbol对话框中libraries:project下的ledl模块添加到图形文件led_test.bdf中,加入输入、输出引脚,双击各管脚符号,进行管脚命名。完整的顶层模块原

4、理图如下图所示。选择目标器件并进行引脚锁定。将未使用的管脚设置为三态输入。3、设置编译选项并编译硬件系统。将led_test.bdf设置为顶层实体。对该工程文件进行全程编译处理。若在编译过程中发现错误,则找出并更正错误,直到编译成功为止。4、下载硬件设计到目标FPGAo将产生的led_test.sof输出对FPGA进行配置。5、观察LED的状态。五.实验程序〃利用连续赋值assign语句实现moduleledl(led);〃模块名ledloutput[7:0Jled;assignled=8rbl0101010;〃定义输出端口、〃输出OxAAendmodule〃利用

5、过程赋值语句实现(暂时已屏蔽)moduleled1(led);output[7:0]led;reg[7:0]led;alwaysbeginled=800101010;endendmudule*/六、思考题〃模块名ledl〃定义输出端口〃定义寄存器〃过程1,无敏感变量〃输出OxAA写出使用QuartusII软件开发工程的完整的流程。实验二流水灯实验一、实验目的通过此实验让用户进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VerilogHDL的编程方法。学习简单时序电路的设计和硬件测试。二、实验内容本实验的内容是建立可用于控制LED流水灯的简单硬件电路,

6、要求在SmartSOPC实验箱上实现LED1〜LED8发光二极管流水灯显示。三、实验原理1、在LED1〜LED8引脚上周期性的输出流水数据,如原来输出的数据是11111100则表示点亮LED1、LED2,流水一次后,输出的数据应该为11111000,而此时则应点亮LED1〜LED3三个LED发光二极管,就可以实现LED流水灯。为了观察方便,流水速率最好在2Hz左右。在QuickSOPC核心板上有一个48MHz的标准时钟源,该时钟脉冲Clock与芯片的28管脚相连。为了产生2Hz的时钟脉冲,在此调用了一个分频模块(int_div模块,位于光盘中EDA_Compone

7、nt§录下),通过修改分频系数来改变输出齐,当分频系数为24x107麻,输出即为2Hz的频率信Vo2、Int_div分频模块说明:int_div模块是一个占空比为50%的任意整数分频器。输入时钟为clock,输出时钟为clk_outo其中F_DIV为分频系数,分频系数范围为1~25(n=F_DIV_WIDTH),若要改变分频系数,改变参数F_DIV和F_DIV_WIDTH到相丘范围即可。在本例中输入时钟为48MHz,要得到2Hz的信号,所以分频系数为48x107/2=24x10%;对于分频系数为24x10人6的数需要一个25位宽的计数器即可。Ui实验步骤1、启动Q

8、uarte

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。