资源描述：
《第1讲hdl语言基础4》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第22讲课时授课计划课程内容内容：了解PLD器件的应用开发流程了解HDL语言的结构及编程方法重点与难点：重点：了解PLD器件的开发及HDL硬件描述语言难点：HDL硬件描述语言课堂讨论：可编程器件的开发系统HDL语言的结构现代教学方法与手段：PowerPoint投影复习（提问）：PAL的常用输出形式有哪些GAL与PAL的区别HDL语言概述硬件描述语言HDL(HardwareDescribeLanguage)是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自
2、己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。几种有代表性的HDL语言VHDLVerilogHDLAHDLABE
3、LVHDL简介VHDL的英文全名是Veriy-high-speedintegratedcircuitHardwareDescriptionLanguage，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐渐取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，
4、从更高的抽象层次和系统描述能力上扩展了VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本（简称93版）。现在，VHDL作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已经成为事实上的通用硬件描述语言，将承担起大部分的数字系统设计任务。VHDL简介（续）VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式，以及描述风格和句法，类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计或称设计实体（可以是
5、一个元件、一个电路模块或一个系统）分成外部（或称可视部分，即端口）和内部（或称不可视部分，即涉及实体的内部功能和算法完成部分）。在对一个设计实体定义了外部界面后，一旦其内部开发完成，其它的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL简介（续）应用VHDL进行工程设计的优点是多方面的。具有更强的行为描述能力预测功能强支持团体设计模式设计自动化系统设计和硬件结构无关设计修改灵活具有很强的移植能力VHDL实例1（三人表决电路）--Three-inputMajorityVote
6、rENTITYmajISPORT(a,b,c:INBIT;m:OUTBIT);ENDmaj;--DataflowstylearchitectureARCHITECTUREconcurrentOFmajISBEGIN--selectedsignalassignmentstatement(concurrent)WITHa&b&cSELECTm<='1'WHEN"110"
7、"101"
8、"011"
9、"111",'0'WHENOTHERS;ENDconcurrent;VHDL实例2（三人表决电路）ENTITYmajISPORT(a
10、,b,c:INBIT;m:OUTBIT);ENDmaj;-StructuralstylearchitectureARCHITECTUREstructureOFmajIS--declarecomponentsusedinarchitectureCOMPONENTand2PORT(in1,in2:INBIT;out1:OUTBIT);ENDCOMPONENT;COMPONENTor3PORT(in1,in2,in3:INBIT;out1:OUTBIT);ENDCOMPONENT;--declarelocalsignalsSI
11、GNALw1,w2,w3:BIT;BEGINgate1:and2PORTMAP(a,b,w1);gate2:and2PORTMAP(b,c,w2);gate3:and2PORTMAP(a,c,w3);gate4:or3PORTMAP(w1,w2,w3,m);ENDstructure;VHDL实例3（三人表决电路）EN
