第4章 arm系统硬件设计

第4章 arm系统硬件设计

ID:33791821

大小:7.74 MB

页数:16页

时间:2019-03-01

第4章 arm系统硬件设计_第1页
第4章 arm系统硬件设计_第2页
第4章 arm系统硬件设计_第3页
第4章 arm系统硬件设计_第4页
第4章 arm系统硬件设计_第5页
资源描述:

《第4章 arm系统硬件设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第4章ARM系统硬件设计4.1PXA270微处理器简介Intel公司推出的基于IntelXScale内核技术的新一代嵌入式微处理芯片PXA27x(开发代号 Bulverde)系列产品处理器主频高达624MHz,针对手持设备提供了非常丰富的功能接口,如LCD、音频、SD/MMC、CF、数码相机接口、键盘等,如图1所示:  图1PXA270功能模块图除了强大的性能和丰富的功能接口,PXA270中采用了WirelessMMX和SpeedStep两项Intel专有技术,使得PXA27x与其他同类芯片相比,在多媒体处理能力和功耗方面有着非常大的优势。作为IntelPXA27x处理器系

2、列的补充,Intel还推出新的2700G多媒体加速器,提供先进的视频和图像功能,以全帧速率欣赏全屏视频而不会影响电池寿命。2700G多媒体加速器在VGA显示器上提供DVD质量的视频播放功能,支持广泛的视频格式,如MPEG-2,MPEG-4和微软视窗MediaVideo9。4.2ARM最小系统设计嵌入式系统的设计,我们总是习惯于从介绍最小系统的设计开始,因为一个嵌入式系统,你掌握了最小系统的设计方法和步骤,最小系统的设计正确合理,整个系统的正确运行、它的可靠性和稳定性就有了基本的保证;另外,我们调试嵌入式系统,一般也是先从最小系统开始调试的。ARM嵌入式系统的设计,我们也遵照

3、此循序,从ARM最小系统开始介绍。一个ARM嵌入式处理器是不能独立工作的,必须给它供电、加上时钟信号、提供复位信号,如果芯片没有片内程序存储器,则还要加上存储器系统,然后嵌入式处理器才可能工作。这些提供ARM嵌入式处理器运行所必须的条件的电路与ARM嵌入式处理器共同构成了ARM嵌入式处理器的最小系统。基于ARM处理器核的微处理器一般都有JTAG调试接口,这部分在芯片实际工作时不是必需的,但因为这部分在开发时很重要,所以把这部分也归入到ARM最小系统中。其框图如图2所示:ARM嵌入式处理器时钟电路JTAG接口复位电路存储器电路电源电路图2ARM最小系统框图4.2.1电源电路电

4、源电路为整个系统提供能量,是整个系统工作的基础,具有极其重要的地位。电源系统处理的好坏,将直接影响到整个系统的稳定性、可靠性等。多电源系统的设计、电源的分配、印制板设计中电源的设计等,都是必须考虑的。ARM嵌入式系统一般是多电源系统,I/O口工作电压为3.3V,内核为2.5V(如S3C44B0)、1.8V(如S3C2410)、1.25V(如PXA255)或1V(如PXA270),有可能还需要用到5V或12V的电压,多电源系统的设计是ARM嵌入式系统电源电路设计的特点。ARM嵌入式系统一般应将数字电源和模拟电源分别供电。并采用纹波比较小的LDO供电方式进行供电。MAX1586

5、是经过优化的电源管理IC,尤其适用于IntelXscale微处理器设备,它集成了7路高性能、低工作电流电源,以及检测和管理功能。稳压器输出包括3个降压型DC-DC输出、3个线形稳压器和一个常开电源输出。各个DC-DC转换器可进行独立的开/关控制、低电池电压和电池失效检测、复位和电源就绪输出、备份电池输入和2线串行接口。其功能框图如图3所示:图3:电源电路其中IN为主电源输入,BKBT为后备电源输入,MR为手动复位输入,nRESET为复位输出,VCC_FAULT为电源就绪输出,nBATT_FAULT为电池失效或无电池指示输出,SYS_EN为输出V1和V2的控制开关,PWR_E

6、N为输出V3-V6的控制开关,V7为常开状态。V1提供I/O口的3.3V电源,最大电流1.3A;V2提供存储器的2.5V电源,最大电流0.9A;V3提供内核0.8V到1.3V电源,最大电流0.9A,电源幅度可通过2线串行接口调节;V4提供PLL电路的1.3V电源;V5提供内部SRAM的1.1V电源;V6提供USIM接口的电源;V7可设置为跟随V1或后备电池的电压。4.2.2时钟电路时钟电路用于向CPU及其它电路提供工作时钟,在该系统中,PXA270使用无源晶振,晶振的接法如图4所示。根据PXA270的最高工作频率以及PLL电路的工作方式,选择13MHz的无源晶振。13MHz

7、的晶振频率经过PXA270片内的PLL电路倍频后,可达到640MHz的频率。片内的PLL电路兼有频率放大和信号提纯的功能,因此,系统可以以较低的外部时钟信号获得较高的工作频率,以降低因高速开关时钟所造成的高频噪声。主时钟输入信号通过倍频及内部寄存器的设置,可产生外部总线、USB接口、SD卡接口、MMC卡接口、UART接口、IIC接口及IIS等接口的时钟信号。图4:时钟电路PXTAL_IN为主时钟输入,PXTAL_OUT为主时钟输出;CLK_PIO为主时钟输入信号PXTAL_IN的缓存输出、外部主时钟输入、或作为GP

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。