64位risc+cpu的cache设计

《64位risc+cpu的cache设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、天津大学硕士学位论文64位RISCCPU的cache设计姓名：刘艳艳申请学位级别：硕士专业：微电子学与固体电子学指导教师：姚素英;石岭2002.1.1摘要本文主要介绍了国内第一枚64位RISCcPu——vEGA的cache特性及设计。首先介绍了RISCCPU的主要特点，与CISC架构不同的是RISC架构采用的是使用率较高的指令，而且所有指令长度一致，这样非常有利于软件硬件同时发展，因而RISC架构应用越来越广泛。为了提高运行速度，RISC架构主要采用了两种方法：流水线及快速缓存(cache)。五级流水线使得每条指令

2、的平均执行周期缩短至一至两个周期，而cache的存在减少了内存的存取频率，补充了内存存取速度慢的不足，进而提高运行速度。本人参与开发的cache采用哈佛结构——两个分离的片内cache：指令cache和数据cache，在cache与内存之间还有writebuffer用于两者之间数据缓存，以保证cache与主内存之间内容的一直性。指令cache大小为16Kbytes，数据cache大小为8Kbytes，两者都是直接映射，由虚拟地址索引，物理地址与cachetag相比较来确定cacheline的hit／miss情况；W

3、ritebuffer为一“FIFO”结构。整个cache设计我们采用VeritogHDL实现，并应用EDA工具进行了综合与验证，这是一个循环往复的过程。目前该模块已经顺利通过验证，我们期待着我们的CPU产品--VEGA的面市。关键词：RISC，流水线，指令cache，数据cache，writebuffer，VerilogAbstraetThispapermainlydescribesthecharacteristicsanddesignofthecacheofthefirst64-bitRISeCPU—VEGAof

4、ourcountry．ThefeaturesofRISCareintroducedfirstly．DifferentwithCISCarchitecture，RISCarchitectureadoptsmost·usedinstructionsandfixesthelengthofinstructionword．Thisisveryusefulforthecommondevelopmentofhardwareandsoftware．AndRISearchitectureisusedI／loreandmoreexte

5、nsively．RISearchitecturemainlyadoptstwowaystoimprovespeed：pipelineandcache．Thefive—stagepipelinecanreducethenumberofcycles／instructiontoonetotwocycles．Andhigh—speedcacheCallprovideaprimarypoolofreusableinstructionsanddatathatareaccessedmorefrequentlybytheproce

6、ssor．Thiscanimprovethelongaccesstimeofsystemmemory．ThecacheswedesignedinourprojectadoptHarvardarchitecture———separateon-chipcaches：instructioncacheanddatacache．Thereisawritebufferbetweencachesandsystemmemoryusedasabuffer，inordertokeeptheconsistencyofthecontent

7、incachesandmemory．Ourinstructioncacheis16Kbytes，anddatacacheis8Kbytes．Theyarealldirect-mapping，indexedwithavirtualaddressandcheckedwithaphysicaltag．Writebufferisa“FIFO”．ThedesignofcacheisimplementedwithVerilogHDL，andourdesignhaspassedthelogicsynthesisandverifi

8、cationofadvanceEDAt001．Itisarecyclingprocess．WearelookingforwardtOseeingourVEGAcomeintomarketsoon．Keywords：RISe，pipeline，instructioncache，datacache，writebuffer，Verilog天津大学硕士学位论文：64