基于fpga的机载高速数据记录系统的研究

基于fpga的机载高速数据记录系统的研究

ID:33748677

大小:3.00 MB

页数:77页

时间:2019-02-28

基于fpga的机载高速数据记录系统的研究_第1页
基于fpga的机载高速数据记录系统的研究_第2页
基于fpga的机载高速数据记录系统的研究_第3页
基于fpga的机载高速数据记录系统的研究_第4页
基于fpga的机载高速数据记录系统的研究_第5页
资源描述:

《基于fpga的机载高速数据记录系统的研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、计娄';11I)r辑:扯一.一一一喻{:.一————中国科学院研究生院硕士学位论文基于卜船^的机载高速数据记录系统的研究..焦堡选.指导教』1

2、J~一⋯一}ll学诫一⋯一一墨重量.宦——一——审请学坶缎别一一塑±一学F{世名称士兰主.劐主.&丛矍论文拙奇L3蜘兰Q妒.}⋯一诧又Ki-辨_期:2005.61吉席吖in一中.日刊盟鱼量盘茔齄盔扭熊盟窑舅业挂。r毕忙I⋯.生冒叠堂睦耍.是皇随葬湃毒品台主}饵一——一⋯一摘要本文将电路接口技术与硬件可编程技术相结合,提出了用可编程芯片来控制IDE硬盘进行高速数

3、据记录,能够满足机载数据记录设备重量轻、容量大、速度快的要求。论文对硬盘ArA接口标准进行了研究,对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析,在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEPIC3T144CS),将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证,验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusII综合、

4、布局布线、管脚分配后,在FPGA内部可以达到104.46Mhz的电路工作速度,FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式,可以达到33.3MBIytels的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明,对各功能模块的设计给予了详细阐述,对关键设计给出了VHDL源代码,还讨论了FPGA设计中时序约束的作用,给出了本文所做时序约束的方法。本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时,还对下一步工作提出了有益的建议。关键词:

5、数据记录硬盘IDE接口ATA协议现场可编程门阵列(FPGA)VHDL语言时序约束——.一墨主!!g垒塑塑堡塑塑望墨墨竺塑婴塞ABSTRACTChengHaibo(SignalandInformationprocessing)DirectedbyProf.LiuXuebinBasedontheinterfacetechnologyandhardwareprogrammabletechnology,thisthesisintroducesanewdesignschemeimplementingahardd

6、iskcontrollerinaPLDwithahi曲speeddatarecordingrate.ItCallmeetminiaturizedandIntegrateddemandfordatarecordingequipmentusedontheairbornestandoff.Thethesishasdevelopedanhard·disk(HDD)controllerinaCycloneFPGAwithlowestpower’lowestcostandgoodperformance.Theco

7、ntrolleriscompatiblewiththeATAinterfacespecification,andthehighestdatabursttransferratebetweenthecontrollerandtheHDDCanreach33.3MByte/swiththeUltraDMAmode2.ThecontrollerisbasedonVHDLandOnhierarchicalDesignrules.ThedesigniscompiledandsyathesizedintheCycl

8、oneEPlC3T144C8undertheAlteraQuartusII4.2designsoftware.Afterplacingandrouting,thecontrollerintheFPGACallworkatthe104.46Mhz,thepostsimulationresultsshowthattheVHDLdesigniscorrectandtheHDDcontrollercallworkcorrectlyintheEPlC3T144C8FPGA.TheFPGAdesigntechno

9、logyusedinthisthesisisintroducedindetail,themodulesimplementationandtheVHDLcodeoftheHDDcontrollerareprovided,thetimingconstrainparametersaregiven,TheworkhavingfinishedInthisthesisismeaningfultothedatarecordingsystemdesignonsateUi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。