基于fifo的ad与dsp之间接口的设计new

《基于fifo的ad与dsp之间接口的设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据第10卷第3期2010年6月金华职业技术学院学报V01．10No．3Jun．2010基于FIFO的A／D与DSP之间接口的设计董海霞1．李五坡2(1．商丘技师学院，河南商丘476000；2．商丘职业技术学院，河南商丘476000)摘要：基于HFO以DSP数字信号处理芯片TMS320VC5402作数据处理器，拟定结合高速模数转换器AD9244、先进先出缓冲存储器芯片IDT7205构成的高速数据采集系统的设计方案。设计中主要体现HFO的缓存作用。使HFO能够在A／D于DSP之间充当媒介。较好的完成数据传榆。关键词：A／D；

2、DSP(DigitalSi酬Processing)；FIFO(FirstInFirstOut是一种先进先出的数据缓存器)中图分类号：’rN911．72文献标识码：A文章编号：1671—3699(2010)06-0038--03随着高速数字处理及高速数据采集系统的要求越来越高。现在的数据采集系统不仅要求其具有较高的采样速率和足够宽的工作宽带。还要有较高的精度以提高其动态范围。同时为了保证采集系统与高速或低速处理器处理速度以及电平的匹配。还需要数据缓存和电平转换I”。TMS320VC5402是r11公司推出的一款定点数字信号处理器

3、芯片。它采用改进增强型哈佛结构，并带有片内RAM、ROM以及片内外设等硬件配置。它的最高工作频率可以达到IOOMHz。为了能够完成对高频模拟信号的采集，并对采集到的大量的数字信号进行缓冲处理。用AD9244、IDT7205和TMS320VC5402一起设计了一个高速数据采集系统。该结构的总体结构图如图1所示。模拟信号输入圈1系统结构图1FIFO读写过程HFO读写一次的过程如图2所示。由于HF0是顺序读取数据。只需提供读写和其他控制信号线，不需要一般RAM所需的地址线，将两路A／D输出的数据存入HFO中。由兀FO的半满信号HF作

4、为外部中断信号，当FIFO存储器半满时，由HF经逻辑综合后向DSP发出中断申请。外部HF0占用DsP的CE0空间，所以读信号的逻辑关系为R=CE0+ARE，启动DSP的EDMA通道传输，将HF0中的数据读入内部RAM中．在HF0输出数据的同时也将A／D转换的数据写入HF0中．达到同时读写的目的。使用EDMA方式传输数据的好处在于EMDA控制器可以相对CPU独立工作实现片内存图2FIFO读写流程图收稿日期：2010-01-28作者简介：I瞒III(1974--)，女．河南商丘人，商丘技师学院讲师。一级实习指导教师，研究方向为电气

5、技术。38万方数据第3期董海霞等：基于FIFO的MD与DSP之间接12的设计储器、片内外设以及外部存储空间之问的数据转移，由外部中断启动EDMA传输，可以大大提高传输速率和CPU的工作效率。DSP读完2048个数据后开始处理，处理完后在一次扫描结束与下一次扫描尚未开始的时间内将计算结果16bit数据输出．总的处理时间在一个帧周期内。FIFO的写信号由FPGA产生，在MD转换结束后向FIFO写数据。每一帧处理之后，由FPGA输出控制信号对FIFO初始化，重新输入下一帧数据。2DSP与FIFO的连接TMS320C5402踟2Q5C

6、Ll皿NrRSD盯0日●EFD汀lqHFDn2司FFLACKE习C’RD13．0Q13—0图3DSP与FIFO的接口电路如图3所示，当丽低电平时表明存储器已满，此时禁止ⅣD转换器的写作．同时向DSP发出中断信号，提醒DSP中断当前操作，等待接收FIFO中数据；若丽置低电平，则向DSP发出中断请求，提醒DSP中断当前操作，但是此时，MD写操作不会被中断。当DSP响应中断时。发出历眩i信号，与储存期读信号相连．DSP开始读数。当存储器FIFO为空时，FIFO向DSP发出空信号标志，请求DSP结束中断，继续之前操作田。为满足ⅣD转换

7、器数据输出需要．本设计采用双nFO缓存器连接。FIFO之间的接口设计通过逻辑门电路实现．并且把接口设计成通用模式。只要通过数据线和控制线连接就可以方便地实现通用信号处理模块之间双向高速数据的传输。如图4所示．这种连接方法实现了nFO之间自动的双向数据传输．连接时局部的时钟采用任意一方提供的局部时钟输入；并且两边的读写信号线应连接不同的位置，这是因为当双方都有数据向外输出，而且对方的输入缓冲不为满以，两个信号经过与非门后输出为0。在和VCC高电平信号经与非门后输出为1，因此和与非门输出相接的读写信号为1，对应为读信号，优先输出数

8、据；另一端与连接的读写信号为0，对应为写信号，则首先接收数据。如果在两个FIFO输出数据不发生冲突时。只要其中一方有数据输出。且另一方的输入缓冲不为满以时，就可以自动的完成数据传输。3～D与FIFO的连接在通信信号处理模块中使用高速nFo。不但可以完成模块之间的高速数据传输．