v2.0码型变换器单元和a接口单元硬件模块设计

v2.0码型变换器单元和a接口单元硬件模块设计

ID:33634606

大小:251.50 KB

页数:14页

时间:2019-02-27

v2.0码型变换器单元和a接口单元硬件模块设计_第1页
v2.0码型变换器单元和a接口单元硬件模块设计_第2页
v2.0码型变换器单元和a接口单元硬件模块设计_第3页
v2.0码型变换器单元和a接口单元硬件模块设计_第4页
v2.0码型变换器单元和a接口单元硬件模块设计_第5页
资源描述:

《v2.0码型变换器单元和a接口单元硬件模块设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、ZXG10-BSCÔV2.0码型变换器单元和A接口单元硬件模块设计V0.0技术文件技术文件名称:ZXG10-BSC™V2.0码型变换器单元和A接口单元硬件模块设计技术文件编号:(小四)版本:(小四)文件质量等级:(小四)共14页(包括封面)拟制文峰审核会签标准化批准深圳市中兴通讯股份有限公司第14页共14页ZXG10-BSCÔV2.0码型变换器单元和A接口单元硬件模块设计V0.0目录1概述31.1模块位置31.2设计思想31.3缩略语31.4参考文献31.5设计输出42单板说明43功能与性能描述43.1设计

2、目标43.2设计实施方案44主要元器件应用说明55逻辑控制详细说明56接口描述56.1内部接口描述56.2外部接口描述66.3接口信号定义66.3.1TCPP、AIPP板的接口信号66.3.2(E)DRT板的输入输出接口96.3.3TIC板的输入输出接口107电源设计128可靠性、安全性、电磁兼容性设计129工艺结构设计1210单板软件说明1210.1软件功能描述1210.2软件接口描述1310.3软件接口描述1311装配说明1312测试与调试1313资源要求与进度安排1313.1资源要求1313.2进度安

3、排1314附录1314.1其它说明1314.2版本背景介绍1314.3评审记录14第14页共14页ZXG10-BSCÔV2.0码型变换器单元和A接口单元硬件模块设计V0.01概述ZXG10-BSC™V2.0是在ZXG10-BSC™V1.0的基础上,为了适应大容量和多种业务的需要而研制的。其码型变换器单元是BSC中完成移动通信网络设备特有的码型变换功能的设备,而A接口单元是完成BSC和MSC之间A接口的物理层功能的设备单元。为了适应大容量的需求,ZXG10-BSC™V2.0的中心交换网做了较大改动,由64kb

4、ps的信道交换变成了16kbps的信道交换,因而导致码型变换器单元和A接口单元也有了相应的修改。1.1模块位置ZXG10-BSC™V2.0的硬件结构框图如下:BIUTTCUAIUSCURRUAbisA码型变换器单元(TCU)和A接口单元(AIU)的位置如上图所示,在T网和A接口之间。TCU和AIU是以串联的方式连在他们之间的,一个TCU和一个AIU相串联,因而二者是配对出现的。最大容量的ZXG10-BSC™V2.0可以包含14个TCU和14个AIU。1.2设计思想码型变换器单元和A接口单元的设计遵循以下要点

5、:1、一个单元和T网的两条HighWay的业务容量一致。2、尽可能地利用ZXG10-BSC™V1.0的成熟设计,以保护用户投资。TCU兼容DRT、EDRT两种单板。3、尽可能地保证A接口的7号链路稳定地透明传输。4、E1线路接口和Abis一侧的设计保持一致性。5、TCU的管理者TCPP和AIU的管理者AIPP硬件上采用PP的统一版本GPP,依靠背板设置和运行相应的软件来完成TCPP或AIPP的应有功能。1.3缩略语SCUSystemControlUnit系统控制单元GPPGeneralPeripheralP

6、rocessor通用外围处理器TCPPTransCoderunitPeripheralProcessor码型变换器单元外围处理器AIPPAInterfaceunitPeripheralProcessorA接口单元外围处理器DRTDualRateTranscoder双速率码型变换器EDRTEnhancedDualRateTranscoder增强型双速率码型变换器TICTrunkInterfaceCircuit中继接口电路BATCBackplaneofAinterfaceandTranscoderA接口和码型变

7、换器背板1.4参考文献《ZXG10-BSC™V2.0硬件系统总体设计》,赖峥嵘。1.5设计输出《ZXG10-BSC™V2.0码型变换器单元和A接口单元硬件模块设计》。第14页共14页ZXG10-BSCÔV2.0码型变换器单元和A接口单元硬件模块设计V0.01单板说明ZXG10-BSC™V2.0码型变换器单元(TCU)由以下三种单板组成:TCPP:码型变换器外围处理机,是码型变换器单元的管理者。硬件上采用GPP板,一个TCU有主备各一个BIPP板。DRT:双速率码型变换器板,是码型变换的业务处理实现者。可以处

8、理最多124路FR业务,或者32路EFR业务。EDRT:增强型双速率码型变换器板,是DRT板的增强版本。可以处理最多510路FR业务,或者126路EFR业务。ZXG10-BSC™V2.0A接口单元(AIU)由以下两种单板组成:AIPP:A接口外围处理机,是A接口单元的管理者。硬件上采用GPP板,一个AIU有主备各一个BIPP板。TIC:中继接口电路,实现E1接口的物理层功能。单板在硬件上不进行备份。码型变换器单元

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。