基于fpga的通用逻辑验证平台

《基于fpga的通用逻辑验证平台》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、复旦大学硕士学位论文基于FPGA的通用逻辑验证平台姓名：顾永刚申请学位级别：硕士专业：电子与通信工程指导教师：俞承芳200704285．1．2HAPS．34相关介绍⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯385．1．3平台性能比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯385．1．4平台性能对比结论⋯⋯⋯⋯⋯⋯5．2设计心得⋯⋯⋯⋯⋯．⋯⋯．．．．．．．⋯．．⋯⋯⋯．．．⋯．⋯．．．．．⋯⋯．⋯⋯⋯．⋯．．．．．39．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．39第六章总结与展望⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

2、⋯．4l6．1总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4l6．2展望⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯41FIGURES图2．1：FPG^平台与ASIC模块映射⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7图2．2：FPGA平台与Pc通信⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7图2．3：网格型FPGA互连⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．10图2．4：交叉型FPGA互连⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．10图2．5：总线型FPGA互连⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．11图2．6：系统频率受平台的传输总带宽限制⋯⋯⋯⋯⋯⋯⋯⋯⋯．．1l图2．7：系统频率受FPG

3、A局部传输带宽限制⋯⋯⋯⋯⋯⋯⋯⋯．⋯13图2．8：FPGA系统架构改进⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14图2．9：FPGA引脚复用⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．⋯15图3．1：机框尺寸及组成⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯17图3．2：FP6A验证平台组成结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．18图4．1：FPGA验证平台系统设计⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．20图4．2：FPGA板芯片互连信息⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．⋯24图4．3：FPGA板原理图顶层图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．⋯26图4．4：Cyclone芯片原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

4、⋯⋯⋯．．27图4．5：StratiX芯片部分原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．⋯28图4．6：背板连接器原理图(含部分放大)⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．29图4．7：CPU与SDRAM接口原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．22图4．8：CPU的SPI接口原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯22图4．9：CPU的网口接口图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．⋯23图4．10：多片FPGA用PS加载的互连方式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯30图4．11：FPGA加载时序图⋯⋯⋯⋯⋯⋯⋯⋯．⋯⋯⋯⋯⋯⋯31图4．12：主控板迭层结构及传输线组成⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．3

5、5图5．1：ASIC四个部分模块信号互连情况⋯⋯．⋯⋯⋯⋯⋯⋯⋯．．37tABLES表3．1：单板对应的ASIC门数⋯⋯⋯⋯⋯⋯⋯．⋯⋯⋯⋯⋯．．19表5．1：FP(；A互连信号数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．38论文独创性声明本论文是我个人在导师指导下进行的研究工作及取得的研究成果。论文中除了特别加以标注和致谢的地方外，不包含其他人或其它机构已经发表或撰写过的研究成果。其他同志对本研究的启发和所做的贡献均已在论文中作了明确的声明#表示了谢意。作者签名论文使用授权声明日期：担7：当．节本人完全了解复旦大学有关保留、使用学位论文的规

6、定，即：学校有权保留送交论文的复印件，允许论文被查阅和借阅：学校可以公布论文的全部或部分内容，可以采用影印、缩印或其它复制手段保存论文。保密的论文在解密后遵守此作者签名：≯鱼垒堕导师签名：—缝日期：重圳摘要随着ASIC设计规模越来越大，ASIC功能越来越复杂。要保证ASIC功能设计的正确性，验证是一个非常重要的部分。验证的主要目的，就是找出设计中存在的错误．验证的目标，就是100％的测试ASIC设计中的所有电路，保证每部分电路都是按照期望的工作方式，完成预期芯片功能。验证的方法学很多，到目前为止，还没有一个公认的效率比较高的方法。验

7、证，可以由软件或硬件完成。用软件进行验证可以进行精确的时序仿真，可以很容易的查看内部信号，但运行速度太慢．一般一个百万门的设计，一次验证所需要的时间可能长达一周。发现错误后重新验证又需要花同样的时间．用硬件来验证能大大缩短验证的周期，但一般只能进行功能验证，不能进行时序验证。由于芯片设计规模急速发展．软件验证的低效率缺点越来越突出．而且由于SoC芯片设计越来越普遍，软硬件协同验证成为新的挑战，FPGA成为满足新验证需求的较好的硬件解决方案。由于ASIC设计规模大，单片FPGA不能容纳所有ASIC逻辑，只能用多片FPGA互连组成FPG

8、A阵列，共同验证ASIC．一般FPGA阵列的互连方式只适用于特定的一个ASIC设计，这样昂贵的FPGA提高了开发成本，而且重新设计FPGA平台也提高的设计周期和设计风险。因此通用FPGA验证平台成为ASIC验证所急需的平台．多片FPG