quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-

quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-

ID:33577902

大小:825.93 KB

页数:41页

时间:2019-02-27

quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-_第1页
quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-_第2页
quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-_第3页
quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-_第4页
quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-_第5页
资源描述:

《quartus_ii_快速操作指南-武汉东湖学院-余华-eda技术-》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、QuartusII简介QuartusIIQuartusII设计流程项目(project)1.Project内容:AllofthedesignfilesAllofthedesignfilesandotherrelatedotherrelatedfilesnecessaryforthesuccessfulcompilationsimulationandprogrammingcompilation,simulation,andprogrammingofadesign2.一个设计为一个Project,所有Project的内容包含在一

2、个项目文件中。3.在设计开始时必须指定创建一个Project文件主要输入文件类型(filestype)QuartusIIProjectFileQuartusIIProjectFile设.qpfVHDLDesignFile计.vhdVerilogDesignFile输.v入BlockkDDesignFile.bdfMemoryInitialization.mifFileSymbolFileSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要输出文件类型(f

3、ilestypefilestype)ProgrammerObjectFileProgrammerObjectFile编程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引脚输出文.pin件(可用于核对硬件连接关系)编仿编译真程QtIQuartusIII主菜单File菜单Project菜单将设计文件加入项目中电源估算文件生成顶层设计文件设置Assignments器件和引脚指配菜单编译设置Processing菜单->启动编译启动仿真Tools菜单->看RTL电路图器件编程许可文件设置设计输入(des

4、igninput)1.设计输入步骤I.建立项目文件File->NewProjectWizardII.编写设计文件代码(或者画出原理图)File->New->DeviceDesignFiles->III.将设计文件加入到项目文件中Project->Add/RemoveFileinProject>Add/RemoveFileinProject2.VHDL设计输入3.原理图设计输入VHDL设计输入文件名称必须和ENTITY名一致元件符号调入原理图设计输入生成符号块绘制节点连线绘制节点总线连接绘制导线工具粘连粘(移动)线段选中原理图

5、设计输入:符号调入按下mouse右键->原理图设计输入:符号调入(续前)库符号符号文件也可以是?1.VHDL代码得到!!2.如何将VHDL设计文件变成符号文件(.sym)?将VHDL代码生成符号文件(*.sym)一个例子器件与引脚指配(device&pinassignment)(device&pinassignment)1.通过对话窗指配I.Assignments->DeviceII.Assignments->Pins>Pins2.通过“*.qsf”文件指配“XXX.qsf”XXX.qsf是是个一个文本文件,包含了设计项目所

6、有的配置信息,其中包括器件和引脚信息器件指配:Assignments->Device->未用引脚一般接地Di&PDevice&PiiOtnOptiions->U>UnusedPidPinsDevice&PinOptions->Configuration引脚指配:Assignments->Pins->通过“*.qsf”文件指配1.#Pin&LocationAssignments#Pin&LocationAssignments2.#==========================3.set_location_assignme

7、ntPIN_1-toa0[0]4.setlt_locatition_assiignmenttPIN2PIN_2-t0toa0[4]5.setlocationassi__gnmentPIN3-toa0_[2]编译和综合(compilationandsynthesis)(compilationandsynthesis)如果编码设计完成如果器件和引脚指配完成那么我们就可以开始完全编译了!请进入:Processing->Complitaion看RTL图如果编译通过,那么我们还可以看VHDL代码的RTL图Tools->RT

8、LViewer>RTLViewer仿真(simulation)∑QtIQuartusIII的siltimulatiion功能使得FPGA代码设计和PCB设计同步或者超前进行.∑必须选择进行那种类型?Function&TimingFunction&Timing∑如何启动仿真:Processi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。