电容测试仪的设计

《电容测试仪的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1V设计扌旨标32、设计原理32.1设计原理框图32.2设计方案32.3模块介绍42.3.1控制电路42.3.2时钟脉冲发生器42.3.3计数器和显示器63、单元电路的设计63」多谐振荡器63.2单稳态触发器83.3.1整流电路采用直流稳压电源设计思路93.3.2直流稳压电源的原理框图分析93.3.3直流稳压电源特点104、设计制作过程及整体电路图104」设计制作过程104.2整体电路图115、芯片介绍115.1555芯片功能介绍11145.274LS192芯片介绍13总结致谢15参考文献161、设计指标1.1设计目的(1)掌握数字电容测试仪

2、的构成、原理和设计方法。(2)掌握集成电路的使用方法。1.2基本要求(1)电容测量范围为lOOOpF〜10uF,输出应能直接显示其值，误差W5%,电源电压为+5V。(2)量程可切换，显示值能够标定。(3)要求最终正确无误地完成全部电路设计，并具有一定先进性，对电路设计也应提出建议性意见并写出合格的课程设计说明书，圆满完成各项任务。2、设计原理2.1设计原理框图图1.电容测试仪原理框图2.2设计方案利用单稳态触发器或电容器充放电规律等，可以把被测电容的大小转换成脉冲宽窄，即控制脉冲宽度Tx与Cx成正比。只要把此脉冲与频率同定不变的方波即时钟脉冲

3、相与，便可得到计数脉冲，把计数脉冲送给计数器计数，然后再送给显示器显示。如果时钟脉冲的频率等参数合适，数字显示器显示的数字N便是电容Cx的大小。Z所以选择该方案是考虑到这个方案不仅设计比较容易实现，而且更重要的是该方案设计出来的数字测试仪测量的结果比较精确。2.3模块介绍2.3.1控制电路控制器的主要功能是根据被测电容Cx的容量大小形成与其成正比的控制脉冲Tx。图2所示为单稳态控制电路的原理图。该电路的工作原理如下：5VJ1Key=Space：Cx180kQ300nFRSTvcc.OUTDISTHRTRICON・・GND555TIMERRAT

4、EDR1-VW1kQC1:z=1uF：X=10nF：U2AR2:■AAAr10kQ4009BCL5V:图2.单稳态控制电路原理图当被测电容Cx接到电路中之后，只要按一下开关S,电源电压Vcc经微分电路0、R和反向器，送给555定时器的低电平触发端20一个负脉冲信号使单稳态触发器由稳态变为暂稳态，其输岀端3由低电平变为高电平。该高电平控制与门使时钟脉冲信号通过，送入计数器计数.暂稳态的脉冲宽度为Tx=l.lRCxo然后单稳态电路又回到稳态，其输出端3变为低电平，从而封锁与门，停止计数。可见，控制脉冲宽度Tx与RCx成正比。如果R固定不变，则计数

5、吋钟脉冲的个数将与Cx的容量值成正比，可以达到测量电容的要求。由于设计要求，Cx的变化范围为lOOOpF〜lOuF,且测量的时间小于2s,即Tx<2s,也就是Cx最大(lOuF)时，Tx<2s,根据Tx=l.lRCx可求得：R

6、CC-OT7T■TRX-UOZ■・・-U2T>图3.[tl555定时电路构成的多谐振荡器T=tp1+tp2〜0.7(R_2+Ri)C3其屮tp]~0・7(R2+Ri)C2,tp2~0・7RiC2占空比为：q=tpl/T=(R2+R1)/(R2+2RJ因为时钟周期T^0.7(R2+Ri)是在忽略了555定时器6脚的输入电流条件下得到的，而实际上6脚有10//F的电流流入。因此，为了减小该电流的影响，应使流过的电流最小值大于lOuFo又因为要求Cx=10uF时，Tx=2s,所以需要时钟脉冲发生器在2s内产生脉冲。即时钟脉冲周期应为T=2ms.即：

7、T=tp+tpi=2msQ如果选择占空比q=0・6,即q=—=0.6由此可求得：tpi=0.6T=0.6x2ms=2mstpi=T-tpi=(2-i.2)ms=O.Sms取C?=0.1“F,贝I」:Ra=-11.43K0.7C2Rl-・/?4521-521x100%=0%<20%-5.713K・0.7C2521取标称值：R3=5.6K,/?4=12K.最后还要根据所选电阻心、乩的阻值，校算流过&、凡的最小电流是否大于210uAo从图可以看出，当C2上电压Uc达到兰V时，流过心、凡的电流最小，为：32VCC--VCCImin==95uAR3

8、+R4振荡周期：T-0.7(/?3+2/?4)C2=2.07ms可见所选元件基本满足设计要求，为了调整振荡周期，尺3可选用5.6K的电位器。2.3.3计数器和显示器