基于系统级fpgacpld的sopc嵌入式开发研究

基于系统级fpgacpld的sopc嵌入式开发研究

ID:33543641

大小:79.18 KB

页数:4页

时间:2019-02-27

基于系统级fpgacpld的sopc嵌入式开发研究_第1页
基于系统级fpgacpld的sopc嵌入式开发研究_第2页
基于系统级fpgacpld的sopc嵌入式开发研究_第3页
基于系统级fpgacpld的sopc嵌入式开发研究_第4页
资源描述:

《基于系统级fpgacpld的sopc嵌入式开发研究》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、»新产品新技术基于系统级FPGA/CPLD的SoPC嵌入式开发研究梁玉红黄晓林(湖北汽车工业学院电子信息系)摘要:针对基于系统级FPGA/CPLD的SoPC嵌入式设计特点,介绍采用SoPCBuilder设计工具有选择地将处理器、存储器、I/O等系统设计所需的IP组件集成到PLD器件上,也可以通过自定义用户逻辑集成到PLD器件上的开发方法,构建高效SoC。文中分析了嵌入式处理器Nios软核的特性,并给出了基于Nios内核的SoPC软硬件开发流程和自定义用户逻辑的软硬件设计过程。关键词:系统级FPGA/CPLD;SoC(片上系统);S

2、oPC(可编程片上系统);SoPCBuilder;SoPC嵌入式开发成及复用技术;超深亚微米集成电路的设计理论和技1引言术。通过SoPCBuilder选择IP组件或者编写用户自电子系统的设计可由SoC(SyseinonaChip)来完定义逻辑(如需要),然后用SoPCBuilder产生所选择成所有的电路功能。Altera和Xilinx等PLD厂商推出的系统组件的VHDL或Verilog源文件以及模拟文件的各种可配置嵌入式处理器等智能内核和IP核的系等,用QuartusⅡ编译整个系统,编译成功后,把编统级FPGA/CPLD,使电子系

3、统的设计引入到可编程译文件下载到FPGA。这种设计方式的重要特征为,面逻辑与可配置处理器内核及IP核相结合,形成向应用的专用平台和复用;设计能力提高,设计周期SoPC(可编程片上系统SyseinonaProgrammableChip)缩短;使用DSP、微处理器及微控制器和IP基本模的解决方案。基于FPGA的SoPC具有设计灵活、可块;采用集成快速制样方法。裁减、可配置、可扩充、可升级的特点,并具备软硬3SoPCBuilder件在系统可编程的功能。在Altera公司的EDA工具QuartusⅡ中集成了设2SoPC的设计计SoPC的环

4、境SoPCBuilder。SoPCBuilder具有友好的图形用户界面,为用户提供强大的设计平台以搭实现SoPC依赖三个基本条件,EDA工具;可以建基于总线的系统,用户可从Altera提供的IP库中获得MCU等智能软核及IP核;系统级FPGA。EDA选取组件,如处理器、SDRAM、Flash、各种I/O等,工具包括硬件描述语言和汇编语言两个平台,实现仿并可通过选择配置相应的参数,还有包含操作系统内真、纠错、下载等系列的工作,已形成第四代开发工核的嵌入式软件开发工具。在进行SoPC设计时,如具QuartusⅡ2.0版设计软件,内部集

5、成了进行系统级用户有特殊功能要求,但IP库中没有,则可加入自开发的SoPCBuilder工具,开发DSP系统的DSP定义逻辑实现。通过QuartusⅡ工具可完成SoPC的全Builder。对于智能核及其他IP模块,已有一些MCU[3]部设计,QuartusⅡ用户能把一个基于Nios处理器的核及其它IP核是比较成熟的模块。超大规模、密度系统经生成、仿真的编译后,下载到Altern的FPGA在百万门以上系统级FPGA/CPLD己推出。SoPC的芯片中,并进行实时评估和验证。SoPCBuilder可自设计使应用电路系统的设计从以硬件为中

6、心转向以动进行开发中的系统定义和集成过程,采用SoPC软件为中心、芯片的设计不再是门级的设计,而是以Builder在一工具内定义一从硬件到软件的完整系统,IP核和IP核接口级的编程设计。为将微处理器核、外围设备、存储器和其他IP核相面向SoPC的设计方法主要包括三个方面:基于互连接起来,SoPCBuilder能自动生成片上总线和总单片集成系统的软硬件协同设计和验证技术;IP核生2005年第4期广东自动化与信息工程33线仲裁器等所需逻辑。SoPCBuilder在一工具中实现令,从而促进指令执行速度。它可以有5条用户定制了嵌入式系统各

7、方面开发,包括研究的设计和验证。指令,用户可以把复杂的工作变成一个单一的指令。SoPCBuilder的设计流程为,描述系统和生成系统。5基于Nios内核的SoPC软硬件开发流程3.1描述系统采用Nios处理器开发设计与采用传统的处理器SoPCBuilder提供了一组图形界面以方便用户描开发设计不同。NiosCPU可以下载到Altera公司的述系统,界面列出了所有可用的系统模块,有些模块大部分FPGA器件中,如ACEXIK、APEX、Stratix自身也提供了一组界面让用户设置参数。设计者在界及Cyclone等系列。Cyclone器

8、件系列是性价比较高面中挑选所设计的系统需要使用的模块,并设置参的FPGA。值得一提的是,由于Stratix系列带有DSP数。界面本身并不生成逻辑或软件模块,其目标是形模块,如将Nios核嵌入,则Stratix比一般的DSPs成一个“系统描述文件”。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。