基于双dsp的图像处理系统硬件设计new

基于双dsp的图像处理系统硬件设计new

ID:33542558

大小:184.54 KB

页数:3页

时间:2019-02-27

基于双dsp的图像处理系统硬件设计new_第1页
基于双dsp的图像处理系统硬件设计new_第2页
基于双dsp的图像处理系统硬件设计new_第3页
资源描述:

《基于双dsp的图像处理系统硬件设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据第26卷第8期增刊仪器仪表学报2005年8月基于双DSP的图像处理系统硬件设计汪向阳h2’3张云峰1’2,1(长春光学精密机械与物理研究所长春130033)2(中国科学院研究生院长春130033)3(白城63861部队白城137001)摘要介绍以两片TI公司生产的数字信号处理器TMS320C6203B为核心,用可编程逻辑阵列CPLD进行逻辑控制,采用现场可编程门阵列FPGA进行图像预处理,MCBSP同步串口用于两片DSP之间的通讯,实现了双DSP图像处理系统的硬件设计。该系统通过双DSP同时工作来实现对图像的实时采集、处理。关键词数字信号处理器

2、双DSP图像处理DesignofImageProcessingSystemBasedonDoubleDigitalSignalProcessorWangXiangyan91’2’3ZhangYunfen91·22(ChangchunInstituteofOptics,FineMechanicsandPhysics,Changchun130033,China)2(GraduateSchool,ChineseAcademyofSciences,Changchun130033,China)3(Baicheng63861Army,Baicheng137001,

3、China)AbstractDoubleTMS320C6203BsofTICompanyareusedasthecoreprocessor。andtheprogrammablelogicalarray(CPLD)wasappliedforlogicalcontrolling,andthefieldprogrammablegatearray(FPGA)usedforimagepreprocessingandMCBSPusedforcommunicationbetweentwoDSPs.Imagecollectionandprocessingwerecom

4、pletedbydoubleDSPatthesametime.KeywordsDigitalsignalprocessorDoubleDSPImageprocessing图像特征提取等方面有着不可取代的优势。1引言数字图像处理技术自20世纪50年代兴起以来,一直受到人们的重视并不断地得到发展。数字信号处理器(DSP)芯片从1980年开始被人们所使用,从最早的第一代DSP芯片——NECPD7720至今,DSP已经成为通讯、计算机、图像处理和消费类电子产品等领域的基础器件。近年来,国内外电视跟踪测量系统针对数字图像处理的实时性要求很高,普遍采用数字信号处理

5、的方法,利用高速的数字信号处理器(DsP)为核心硬件,在软件上不断改进原有算法和提出新的算法,同时借助数字信号处理器的不断更新换代来提高硬件的处理能力,使实时数字图像处理变成可能,同时在准确性、实时性方面变得更加精确,更加迅速。如今,基于DSP的硬件平台在图像处理方面占据了主导地位,在图像压缩,遥感、红外图像处理、运动模糊图像的恢度、随着计算机的出现,全球数字化时代的到来,视频处理也从以前简单的模拟信号处理进入数字信号处理时代。随着高速模拟、数字转换器件(A/D)和数字信号处理器(DSP)的发展,高速数字图像处理系统也变得日益完善,视频图像处理的实时性

6、、精确性得到保障,更新的图像处理算法得以应用于实际工程之中。所采用的数字图像处理器,从TMS32010、TMS320C25、TMS320C80到目前应用的TMS320C6000系列,不断升级换代。文中着重介绍了采用双TMS320C6203B数字信号处理器的实时数字图像处理系统硬件平台的实现。2双DSP实时数字图像处理系统硬件的构成该系统采用了美国TI公司的高速数字信号处理万方数据第8期增刊基于双DSP的图像处理系统硬件设计647器,以两片TMS320C6203B为核心,辅助以可编程逻辑阵列CPLD和现场可编程门阵列FPGA以及高速的视频A/D、D/A等

7、器件构成了实时高速数字图像处理系统。系统的具体原理框图如图1所示。该系统的工作原理是:由CCD给出的模拟视频信号,经过硬件处理部分进行处理(对视频信号进行嵌位、锁相、视频放大及同步信号分离),通过高速视频A/D将模拟信号转换为数字信号。FPGA对数字视频信号进行预处理(均值滤波、中值滤波等)后,由CPLD依照分离出来的视频同步信号产生数字图像的存储地址,这样在可选择的任意大小范围内的图像数据依照地址发生器产生的地址依次存人图像存储器(sDRAM)中,并产生给DSPl和DSP2的中断信号。数字信号处理器DSPl、DSP2可采用中断或查询方式将图像存储器(

8、SDRAM)中的图像以DMA方式存在各自的内部存储器中,同时进行运算。SDRAM为4Banks

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。