毕业设计(论文)-基于cpld多功能等精度数字频率计的设计

毕业设计(论文)-基于cpld多功能等精度数字频率计的设计

ID:33500676

大小:658.00 KB

页数:27页

时间:2019-02-26

毕业设计(论文)-基于cpld多功能等精度数字频率计的设计_第1页
毕业设计(论文)-基于cpld多功能等精度数字频率计的设计_第2页
毕业设计(论文)-基于cpld多功能等精度数字频率计的设计_第3页
毕业设计(论文)-基于cpld多功能等精度数字频率计的设计_第4页
毕业设计(论文)-基于cpld多功能等精度数字频率计的设计_第5页
资源描述:

《毕业设计(论文)-基于cpld多功能等精度数字频率计的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、河南机电高等专科学校毕业设计/论文绪论测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广泛的市场前景。以往的测频仪都是在低频段利用测周的方法、高频段用测频的方法,其精度往往会随着被测频率的下降而下降。该测频仪利用等精度的测频原理,保证了整个测试范围内恒定的测试精度。在器件选择上,该测频仪采用Atmel公司生产的AT89C51单片机和Altera公司所生产的MAX7000系列中的EPM7128SLC84-15。AT89C51是一种低功耗、高性能的8位CMOS单片机。片内有4KB的闪烁可编程/擦除只读存储器(FPEROM),并且与MCS-51引脚和指令系

2、统完全兼容。芯片上的FPEROM允许在线或采用通用的编程器对其重复编程,可循环写入/擦除1000次。并且有宽工作电压范围、存储数据保存时间长(10年)等优点。是一款性价比较高的单片机。EPM7128SLC84-15是在Altera公司的第二代MAX结构基础上,采用先进的氧化物半导体E2PROM技术制造的。可容纳各种各样、独立的组合逻辑和时序逻辑函数。可以快速而有效的重新编程,并保证可编程擦除100次。EPM7128SLC84-15包含128个宏单元。每16个宏单元组成一个逻辑阵列块,同时,每个宏单元有一个可编程的“与”阵和固定的“或”阵,以及一个具有独立可编程时钟、时钟使能、清除和

3、置位功能的可配置触发器。单片机的软件采用汇编语言编写,CPLD的各种功能块用VHDL语言描述实现。测频仪器性能也各不相同。该测频仪将CPLD的高速高可靠性、单片机的灵活控制功能和等精度测频原理较高的测量精度相结合,具有速度快、功能全、精度高等特点,适合于教学及科研工作使用。27河南机电高等专科学校毕业设计/论文第1章等精度测频原理1.1等精度测频原理等精度测频的实现方法可以用图1-1来简化说明。图1-1等精度测频原理框图图1-1中的门控信号是可预制的宽度为Tpr的一个脉冲。COUNT1和COUNT2是两个可控计数器。标准频率信号从COUNT1的时钟输入端CLK输入,其频率为Fs;经

4、整形后的被测信号从COUNT2的时钟输入端CLK输入,设其实际频率为Fxe,测量频率为Fx。当门控信号为高电平时,被测信号的上沿通过D触发器的Q端同时启动计数器COUNT1和COUNT2。对被测信号Fx和标准频率信号Fs同时计数。当门控信号为低电平时,随后而至的被测信号的上沿将使这两个计数器同时关闭。设在一次门控时间Tpr中对被测信号计数值为Nx。对标准频率信号的计数值为Ns。则:(标准频率和被测频率的门宽时间Tpr完全相同)就可以得到被测信号的频率值为:27河南机电高等专科学校毕业设计/论文误差分析如下:在一次测量中,由于Fx计数的起停时间都是由该信号的上升沿触发的,在Tpr时间

5、内对Fx的计数Nx无误差;在此时间内Fs的计数Ns最多相差一个脉冲,即,则下式成立:所以有:根据相对误差公式有:代入整理得:又因为:所以:即:其中:由以上推导结果可得出下面结论:(1)相对测量误差与频率无关。(2)增大Tpr或提高Fs,可以增大Ns,减少测量误差,提高测量精度。(3)标准频率误差为△Fs/Fs,由于晶体的稳定度很高,标准频率误差可以进行校准。(4)27河南机电高等专科学校毕业设计/论文等精度测频方法测量精度与预置门宽度和标准频率有关,与被测信号的频率无关。在预置门时一间和常规测频闸门时间相同而被测信号频率不同的情况下,等精度测量法的测量精度在整个测量范围内保持恒定不

6、变,而常规的直接测频法(在低频时用测周法,高频时用测频法),其精度会随着被测信号频率的下降而下降。1.2基本性能指标(1)频率测试功能:测频范围0.1Hz~60MHz,测频精度:测频全域相对误差恒为百万分之一(由LED的显示位数决定)。(2)周期测试功能:信号测试范围与精度要求与测频功能相同。(3)脉宽测试功能:测试范围0.11μS~1S,测试精度0.01μS。(4)占空比测试功能:测试精度1%~99%。27河南机电高等专科学校毕业设计/论文第2章硬件电路设计2.1系统原理框图系统组成原理框图如图2-1所示。由一片CPLD完成各种测试功能,对标准频率和被测信号进行计数。单片机对整个

7、测试系统进行控制,包括对键盘信号的读入与处理;对CPLD测量过程的控制、测量结果数据的处理;最后将测量结果送LED显示输出。被测信号整形电路主要对被测信号进行限幅、放大、再经施密特触发器整形后送入CPLD。用50MHz的有源晶振作为CPLD的测试标准频率。电源部分采用220V交流电经变压、滤波、稳压后得到5V电压供整个系统使用。单片机由外接12MHz标准晶振提供时钟电路。图2-1系统原理框图2.2键控制模块27河南机电高等专科学校毕业设计/论文图2-2为按键接口电路,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。