并行体系结构ppt培训课件

《并行体系结构ppt培训课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、ParallelComputerArchitecture并行计算机体系结构OverviewReviewofLec7SMP侦听高速缓存一致性顺序一致性模型ReviewofLec7消息传输方式：存储转发SF(Store-and-Forward)切通CT(Cut-Through)ReviewofLec7(cont’d)选路算法：维序选路：在二维网孔中选路时，首先沿X维方向确定路径，然后再沿Y维方向确定路径（X-Y选路）E-立方选路法源选路算法查表选路算法确定性算法与自适应算法死锁交换开关的设计：内部数

2、据路径缓冲区仲裁OverviewReviewofLec7SMP侦听高速缓存一致性顺序一致性模型存储系统的自然扩展P1互联网络主存Pn(交叉的)(交叉的)一级高速缓存P1$互连网络$Pn内存内存P1$互连网络$Pn内存内存共享高速缓存集中存储舞厅,UMA分布式内存(NUMA)Scale共享高速缓存:实例AlliantFX-8产生1980’s早期八个68020s使用带有512KB的交叉cacheEncore&Sequent首先是32-bit微指令(N32032)其次是使用共享的cache不久即将问世

3、的微处理器展望…优点一个块在一个高速缓存中只缓存一个所有被高速缓存的块只有一个拷贝细粒度共享通信延迟决定了存取路径适合的存储结构中的层次2-10时钟周期CrayXmp有共享的寄存器!可能的正干扰一个处理器从另一个处预取数据缩小总存储量两个处理器只用一个代码/数据拷贝Cansharedatawithinalinewithout“ping-pong”longlineswithoutfalsesharing缺点对高速缓存的带宽要求很高增加了存取延迟X-bar更大的cacheL1命中时间决定处理器周期!

4、!!潜在的反相关某个处理器需要另一个处理器的数据今天很多L2caches是共享的基于总线的对称式共享存储占领了服务器市场建立针对大型系统的平台；实用的机器,直到桌面系统对并行程序与吞吐量服务器有吸引力细粒度资源共享统一的经由loads/stores的存取Cache中的自动数据移动以及相关复制有力并代价低的扩展一般联合处理器装置存取数据层次存储支持多处理器的扩展是关键I/OdevicesMemP1$$PnBus高速缓存是性能的关键减少平均延迟自动复制靠近存储器减少平均带宽逻辑上数据从生产都传送到主

5、存再到消费者storereg-->memloadreg<--memPPP当在不同的处理器上运行store和load时发生了什么?多个处理器可以有效地共享数据一个引起高速缓存一致性问题的例子事件3后各处理器读到的是不同的u值采用写回高速缓存,只有当所在的块被从高速缓存中替换出去时,才将其值写回主存处理器访问主存时读到的是旧值在程序中不能容忍这样的错误,andfrequent!I/O设备内存P1$$$P2P35u=?4u=?u:51u:52u:53u=7高速缓存和高速缓存一致性高速缓存在下面所有情况

6、中起着关键作用减少平均数据存取时间减小带宽需求按照共享连接的要求处理器的私有高速缓存的问题同一变量的拷贝可能出现在多个高速缓存中某一处理器的写操作可能对其它处理器不可见其它处理器总是存取它们的高速缓存中的旧值=>高速缓存一致性问题我们该怎么做?组织存储结构以消除这个问题检测并排除这个问题P磁盘内存L2L1100:34100:35100:67直观的存储模型读取某一内存位置的值应当返回该位置上的最近的值在单处理器中比较容易除I/O操作外高速缓存一致性问题在多处理器中更加普遍,更是性能的关键Overv

7、iewReviewofLec7SMP侦听高速缓存一致性顺序一致性模型侦听高速缓存一致性协议总线是广播媒介&Caches了解自己所有高速缓存控制器可以侦听到共享总线上的所有事务如果一个block含有相关，则需要处理采取措施保证一致性使无效,更新,orsupplyvalue取决于所遵循的协议和块的状态StateAddressData例子:写直达使无效I/O设备内存P1$$$P2P35u=?4u=?u:51u:52u:53u=7ArchitecturalBuildingBlocks总线事务提取基本系统

8、设计单一总线连接多个部件总线协议:仲裁,命令/地址,数据=>每一个部件监视每一次传输Cache块状态转移图FSM指定每个块地位的变化无效,有效,脏的设计选择控制器按照处理器指令更新块状态并且监视事件，产生总线传输监听协议状态集状态转意图动作基本选择写直达vs写回无效vs.更新SnoopStateTagData° ° °CacheControllerProcessorLd/St写直达使无效协议在每个高速缓存中每个块的两个状态与单处理器中类似块状态是一个p-维状态向量与块状态关联的硬件状态位在高速缓