基于labview和dsp的数据采集系统

《基于labview和dsp的数据采集系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据第30卷第10期四川兵工学报2009年10月基于LABVIEW和DSP的数据采集系统+易牧，胡延霖，李保林(防空兵指挥学院，郑州450052)摘要：设计了一种高速的数据采集系统，该系统利用DSP进行高速数据采集，并利用其自带的串口通信接口将数据传输到PC机，并通过I_abVIEW的图形编程语言开发了信号分析与处理软件模块．实验结果显示该系统运行稳定，功能简洁，具有较高的性价比．关键词：LABVIEW；DSP；数据采集中图分类号：TP393文献标识码：A文章编号：1006—0707(2009)

2、10—0138—03LABVIEW(1．a]')0ratoryVirtualInstnmlentEngineering)图形化软件开发环境是由美国国家仪器(N1)公司开发的一种基于图形开发、调试和运行程序的集成化环境，其用图形编程语言编写的模块化程序，具有良好的界面，简单、直观，且易于理解、调试和维护，实现了虚拟仪器(VirtualII'IBtI'u-rtmntation，VI)的概念L1-2I．1系统结构设计一个完整的数据采集系统由硬件和软件2大部分组成，包括计算机、传感器和变换器、信号调理模块、

3、数据采集设备、硬件配置管理软件、应用软件等组成．其结构图见图1．-q信号调理卜—一数据采集卡卜调—一GPIB接口仪器卜计控——一VxI接口仪器卜算机对·一图形采集仪器卜工——叶I串行口仪器卜控象机·一并行口仪器一卜—一其他接口设备卜图1虚拟仪器工作流程计算机是软硬件的载体．传感器和变换器的作用是将各种物理信号转换成电量模拟信号，而这些模拟信号不能被软件直接读取，需要通过信号调理模块来进行放大、滤波、隔离后交由数据采集设备转换成计算机町以处理数字信号．数据采集设备和计算机之间进行交互方法有2种：第1种

4、是插入式，即将数据采集卡插在计算机的PCI／PXI插槽中，通过PCI或pvM总线将数据传给计算机；第2种是总线式，即外部的数据采集器采集好数据，再通过计算机自带的串口、并口、USB等接口传输给计算机．第1种方式由于大部分采集卡无法与LABVIEW兼容，需要编写驱动程序，而与LABVIEW相匹配的采集卡价格都较为昂贵，且种类较少．于是采用第2种方法设计了基于DSP的数据采集系统，其优点在于成本低廉，匹配性高，易于编写驱动程序和计算机交互，且可以兼容信号调理模块的功能，简化整个系统的复杂性．2LABVI

5、EW软件设计2．1LabVIEW通信模块的属性LabV砸w提供厂功能强大的VISA库．VISA(VirtualIn．strumentSoftwareArchitecture)--虚拟仪器软件规范，是用于仪器编程的标准I／O函数库及其相关规范的总称【2

6、．表1给出了本系统用到的几个通信模块的基本描述．表1通信模块属性描述模块基本功能描述VtSA鼽簋冲,q_g写s数VIS据A设备‘珊删eVISA读取从指定的VISA设备中读取数据VISA设备清零清除指定VISA设备的任务VISA设备读取STB从指定的VI

7、SA设备中读取状态位打开指定的VISA设备会话状态：VISA打开“duplicatesession”为真时复制当前设备会话状态VISA关闭关闭指定VISA设备会话状态·收稿日期：2009—05—11作者简介：易牧(1984一)，男，硕士研究生，主要从事无入机技术应用研究；胡延霖(1963一)，男，教授，硕士生导师，主要从事军用靶机和无人机研究．万方数据易牧，等：基于LABVIEW和DSP的数据采集系统1392．2软件流程首先需要调用VISA串口设置模块来初始化串口参数的设置，包括串口资源分配、波特率

8、、数据位、停止位和校验位等．初始化完成后使用VISA写入模块发送数据，使用VISA读取模块接收数据．在接收数据之前需要使用VISA写入模块中的VISABytesatSerialPort函数来查询当前串口接收缓冲区中的数据字节数，如果VISA读取模块中要读取的字节数大于缓冲区中的数据字节数，ⅥsA读取模块操作将一直等待，直至Tm，eout或者缓冲区中的数据字节数达到要求的字节数，或者也可通过设置来分批读取接收缓冲区或者只从中读取一定字节的数据，使用完成后要通过VISA关闭模块将此串口关闭．具体程序流程

9、见图2，软件流程见图3．图2程序流程框图3DSP硬件设计[3—6】3．1硬件结构本系统采用的是由美国德州仪器公司生产的32位定点数字信号处理器TMS320F2812，该芯片片内集成了2个串行通讯接口(scI)，是一种采用2根信号线的异步串行通信接口，也称为UART．SC!模块采用标准非归零格式，使CPU可以其他数据格式相同的异步外设通信．SCI模块的发送器和接收器都带有16级深度的FIFO以减小通信时的CPU开销，并且发送器和接收器都有独立的使能和中断位，可以在半双工