制造材料结构与理论ppt培训课件

《制造材料结构与理论ppt培训课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路设计基础第二章IC制造材料结构与理论华南理工大学电子与信息学院广州集成电路设计中心殷瑞祥教授第二章IC制造材料结构与理论2.1了解集成电路材料2.2半导体基础知识2.3PN结与结型二极管2.4双极型晶体管基本结构与工作原理2.5MOS晶体管基本结构与工作原理22.1了解集成电路材料半导体材料在集成电路的制造中起着根本性的作用，掺入杂质可改变电导率/热敏效应/光电效应硅、砷化镓和磷化铟是最基本的三种半导体材料分类材料电导率导体铝、金、钨、铜等>105S·cm-1半导体硅、锗、砷化镓、磷化铟等1

2、0-9~10-2S·cm-1绝缘体SiO2、SiON、Si3N4等10-22~10-14S·cm-132.1.1硅(Si)基于硅的多种工艺技术：双极型晶体管（BJT）结型场效应管（J-FET）P型、N型MOS场效应管（PMOS/NMOS）CMOS双极CMOS（BiCMOS）价格低廉、取材广泛，占领了90％的IC市场。42.1.2砷化镓(GaAs)能工作在超高速超高频载流子迁移率更高，近乎半绝缘的电阻率GaAs的优点fT可达150GHz可制作发光器件工作在更高的温度更好的抗辐射性能GaAsIC的三种有

3、源器件:MESFET,HEMT和HBT52.1.3磷化铟(InP)能工作在超高速超高频三种有源器件:MESFET、HEMT和HBT广泛应用于光纤通信系统中覆盖了玻璃光纤的最小色散（1.3m）和最小衰减（1.55m）的两个窗口62.1.4绝缘材料IC系统中常用绝缘材料SiO2SiONSi3N4SiOF功能包括：充当离子注入及热扩散的掩膜器件表面的钝化层电隔离72.1.5金属材料金属材料有三个功能：1.形成器件本身的接触线2.形成器件间的互连线3.形成焊盘8IC制造用金属材料铝，铬，钛，钼，铊，钨等

4、纯金属和合金对Si及绝缘材料有良好的附着力可塑性好容易制造高导电率易与外部连线相连。纯金属薄层用于制作与工作区的连线，器件间的互联线，栅及电容、电感、传输线的电极等。9铝（Al）在Si基VLSI技术中，Al几乎可满足金属连接的所有要求，被广泛用于制作欧姆接触及导线。随着器件尺寸的日益减小，金属化区域的宽度也越来越小，故连线电阻越来越高，其RC常数是限制电路速度的重要因素。要减小连线电阻，采用低电阻率的金属或合金是一个值得优先考虑的方法。10铝合金在纯金属不能满足一些重要的电学参数、达不到可靠度的情况

5、下，IC金属化工艺中采用合金。硅铝、铝铜、铝硅铜等合金已用于减小峰值、增大电子迁移率、增强扩散屏蔽，改进附着特性等。或用于形成特定的肖特基势垒。例如,在Al中多加1%的Si即可使Al导线上的缺陷减至最少，而在Al中加入少量Cu，则可使电子迁移率提高101000倍；通过金属之间或与Si的互相掺杂可以增强热稳定性。11铜(Cu)因为铜的电阻率为1.7cm,比铝3.1cm的电阻率低,以铜代铝将成为半导体技术发展的趋势.IBM公司最早推出铜布线的CMOS工艺,实现了400MHzPowerPC芯

6、片.0.18m的CMOS工艺中几乎都引入了铜连线工艺.12金与金合金应用领域要求IC所用金属具有高稳定性和可靠性受离子注入技术最大掺杂浓度限制，不能用金属与高掺杂的半导体形成欧姆接触，在GaAs及InP芯片中采用金合金（掺杂浓度低）作为接触和连接材料。制作N型GaAs欧姆接触时采用金与锗(合金)形成的低共熔混合物。第一第二层金属必须和金锗欧姆接触相容，有许多金合金系统得到应用。基于金的金属化工艺和半绝缘衬底及多层布线系统的组合有一个优点，即芯片上传输线和电感有更高的Q值。在大部分GaAsIC工艺中

7、有一个标准的工序：即把第一层金属布线与形成肖特基势垒与栅极形成结合起来。（MESFET)13不同材料之间的互连半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成肖特基型接触：金属和掺杂浓度较低半导体结合面形成。类似PN结欧姆接触：如果半导体掺杂浓度足够高，隧道效应抵消势垒的影响，形成了双向低欧姆电阻值。器件互连材料包括金属，合金，多晶硅，金属硅化物14两层与多层金属布线VLSI至少采用两层金属布线。第一层金属主要用于器件各个极的接触点及器件间的部分连线，这层金属通常较薄，较窄，间

8、距较小。第二层主要用于器件间及器件与焊盘间的互联，并形成传输线。寄生电容大部分由两层金属及其间的隔离层形成。多数VLSI工艺中使用3层以上的金属。最上面一层通常用于供电及形成牢固的接地。其它较高的几层用于提高密度及方便自动化布线。150.35umCMOS工艺的多层互联线16IC设计与金属布线多数情况下，IC特别是VLSI版图设计者的基本任务是完成金属布线。因为基本器件其它各层的版图通常已经事先做好，存放在元件库中。门阵列电路中，单元电路内的布线也已经完成。对于电路设计